如何實現layout

deg326

請問一下在.35um的p-sub製程中，如何將nmos的body和source接一起，而不接地?

man52013142002

沒辦法吧
9 m; |8 @1 X, e$ m' k
. a7 \8 l6 ?4 X不是違法電性

( Z4 z5 I0 m: V" q我是這麼認為啦
& ?; R; ?' }0 d* t
$ |2 B. g; b& L- H7 X6 I2 R可能有錯誤=.=+

yalon

Dear deg326 :
: [" x" X4 n7 u+ u. b) [1 } 你要把 nmos 的 pwell 跟 P-sub 隔開,
" {! }0 a  C- T5 Q& [) R2 `: C( ~ Process 上你就須要有 Deep-nwell 這一道製程 (dnwell).
. }( b2 `- o, R+ [
如果沒有 整個 nmos 的 buck 是跟 substrate 是連在一起的ㄛ.
. ~2 \4 j5 R. A
共勉.

deg326

感謝各位大大的回答，小弟要的答案已找到= =+ 。
在我使用的製程中，不是twin well，也就是說沒有dnwell，所以只好改變接法了。

skeepy

很多製程不是都有ISO NMOS提供給使用，
這樣NMOS的S%B就可以不用接GND。

deg326

小弟剛找了一下
$ O3 h6 h+ P( }" G/ _lvs檔中並無iso
不過還是感謝大大提供這訊息
" a1 n9 ]3 K7 \' q8 t7 N. Z" S/ ^至少以後要這樣做的話
3 v' U4 [, t/ X可以有個概念