模擬OP,Phase Margin不同??

andywu

我模擬簡單的OP,OP內部是由5個MOS組成的單級,其中差動對是兩個NMOS
6 L( N. D: w7 Y6 ?
0 H' w$ C4 L( d2 {0 h" N我兩端的DC LEVEL大約是1.2V
  H  V3 F. U# O  o/ o
5 F  {+ j/ ]$ f* w) J! M" u3 m7 _所以我模擬OP看DC GAIN,PHASE,BW,主要想看穩定度
, Q: p; d3 k- a4 F( K  [
我是在差動對一邊給DC 1.2V,另一端給DC 1.2V AC 1V

8 x- i8 n1 Q/ e6 n! m- |, _EX:
9 a7 q, X9 {" Q( q: i( N, Z! g
VP  P 0 DC 1.2
# I% ]3 \! \9 J. ~VN  N 0 DC 1.2 AC 1
( W$ b9 Y% |$ |# W
.
.
.
6 v2 k5 S& ?% Y+ x; E" l當然最後是看vdb(out)和 vp(out)
4 v8 D  |& f, ?& A0 i; D$ u
但為什麼寫成這兩種方式,phase會不太一樣呢?

方式1:
4 g' I8 I7 f' w. C" a0 _- WVP  P 0 DC 1.2
VN  N 0 DC 1.2 AC 1
/ Y& C1 K* d' h, Y" [4 t
方式2:
0 F" d) T9 A, l0 ]VP  P 0 DC 1.2 AC 1
) P" y" i$ C9 e# J) [4 oVN  N 0 DC 1.2
, Q" Q* x+ `, U1 x2 P
方式1,出來的PHASE是從0往負的掉,最後看在0 db時再加180度
0 V9 w2 l" M; Q) u方式2,出來的PHASE是180往下掉,直接看0 db的度數
- g7 O; W* x6 t% K! n
理論上兩個從0db對到的phase應該要一樣吧

* [7 P8 {! O% v1 r+ q可是我用方式1:是-119度,所以加上180是61度
      用方式2:直接看0db對到的度是73度
5 D* T$ [# B  e: {: o
應該是要看哪一個為準呢?這判斷是和OP內部差動對是由PMOS OR NMOS構成有關嗎?
4 v% A& i( @  q7 ?
3 d' W- \; A( ?9 Y3 X0 T1 Z

seanyang1337

Hello,
基本上第一種方法是對的,你看電子學的書這麼久了有看過Phase是從180開始往下掉的嗎??????
+ x+ v3 f7 d7 j3 @- V1 x, U那表示你的正反顛倒啦.

zy21

理論上該電路確定以后，P1和GBW的位置不會改變。對此現象感到迷惑，因此自己隨便搭建暸個如樓主所述的OP，SIM后並沒有樓主所述的現象，無論在哪耑輸入AC SIGNAL，增益、－3dbBW和GBW的位置都沒有改變，PM也一樣。
請先檢查一下OP的直流工作點是否得到正確設置？

andywu

理想phase是不是60度最好?
3 r$ x1 Q. s* W8 R$ Z6 B; Iphase太低電路會不穩定
太高的話有沒有什麼缺點呢?(ex:70~80)

zy21

還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？
. k5 h& @9 o1 {  ?( \另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際應用時一個OP用在環路中，反饋囬路信號可能從正耑輸入，也可能是從負耑輸入，因此徬真時不能認為僅僅隻從某一特定耑輸入AC信號纔是正確的。
還是建議檢查一下所搭建的電路。

zy21

原帖由 andywu 於 2008-8-28 09:56 AM 發表
( @& c0 m) L3 Z: x6 O理想phase是不是60度最好?
phase太低電路會不穩定
太高的話有沒有什麼缺點呢?(ex:70~80)

& o4 A& Q5 N0 O" t  G8 _
現在隻是單徬OP，PM在后麵驗證LOOPGAIN時再作最后敲定比較好，也就是確定好整個環路和負載條件等等。一般比單獨徬真OP所得PM要高。
PM太高當然也不好，直觀來說就是響應速度慢暸。據一些PAPER經驗之談，比較建議取在60∼70＋之間。其實個人認為，具體還是看設計所對應的應用，在速度和精度之間折中。
" K! ^' k" W! V. V- m) G# V0 g$ d對于這點我理解不深，還請大大們能來指點一下。

chenwhae

VP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差

andywu

原帖由 chenwhae 於 2008-8-28 11:05 AM 發表
/ Y6 F- {1 }* w3 zVP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差

. E0 Y; S# y9 ?- R  h" ~
" p" s) A) P1 Z$ E大大,我這個例子是open loop的方式來看輸出,也會不同

andywu

原帖由 zy21 於 2008-8-28 10:04 AM 發表
1 a5 `  G6 O9 _還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？
另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際 ...

! e( Y7 G' M) h  |4 e0 E
大大,沒錯,我描述顛倒了
通常模擬AC特性,AC訊號是加在回授那端嗎?

semico_ljj

觉得楼主还是要把什么是feedback先搞清楚，看一看书吧。。。。。。