模擬OP,Phase Margin不同??

andywu

我模擬簡單的OP,OP內部是由5個MOS組成的單級,其中差動對是兩個NMOS

$ ]8 x- j$ z4 c1 t7 M7 `我兩端的DC LEVEL大約是1.2V
/ f5 k1 ?; ]& {2 m; s
所以我模擬OP看DC GAIN,PHASE,BW,主要想看穩定度
4 {( ]& r# w( I( ?2 `; Y' I
我是在差動對一邊給DC 1.2V,另一端給DC 1.2V AC 1V
% B& b8 k" ]; L
9 A5 ]; B2 f0 J' [! |' F' J( o+ QEX:

VP  P 0 DC 1.2
VN  N 0 DC 1.2 AC 1

6 Z: @* @  {( C8 ^* y.
.
7 L( G1 `% t- F3 e( j' T# }5 h& D* q.
當然最後是看vdb(out)和 vp(out)

: s, x  c+ [! s9 D但為什麼寫成這兩種方式,phase會不太一樣呢?
4 R' l, G. D2 p4 J$ h
方式1:
) s5 b5 G' ]! j# VVP  P 0 DC 1.2
9 I1 G& M7 r- a  u- W% ]VN  N 0 DC 1.2 AC 1
7 C2 `3 F9 P5 O. k
1 K6 K1 y& l9 u方式2:
9 X% U; D! \& w* i' ?VP  P 0 DC 1.2 AC 1
VN  N 0 DC 1.2
- f+ p9 m5 Q" M
2 W1 K8 N2 w# C( B- f# O  k8 h方式1,出來的PHASE是從0往負的掉,最後看在0 db時再加180度
方式2,出來的PHASE是180往下掉,直接看0 db的度數
$ I# X* D6 c5 i  p- s, k
理論上兩個從0db對到的phase應該要一樣吧

可是我用方式1:是-119度,所以加上180是61度
      用方式2:直接看0db對到的度是73度

應該是要看哪一個為準呢?這判斷是和OP內部差動對是由PMOS OR NMOS構成有關嗎?

  C, Y7 {' c+ |& y; w

seanyang1337

Hello,
基本上第一種方法是對的,你看電子學的書這麼久了有看過Phase是從180開始往下掉的嗎??????
那表示你的正反顛倒啦.

zy21

理論上該電路確定以后，P1和GBW的位置不會改變。對此現象感到迷惑，因此自己隨便搭建暸個如樓主所述的OP，SIM后並沒有樓主所述的現象，無論在哪耑輸入AC SIGNAL，增益、－3dbBW和GBW的位置都沒有改變，PM也一樣。
請先檢查一下OP的直流工作點是否得到正確設置？

andywu

理想phase是不是60度最好?
phase太低電路會不穩定
$ J; w3 N! w' ]. m6 l: C太高的話有沒有什麼缺點呢?(ex:70~80)
& X3 e& c5 U* [. p/ f8 P

zy21

還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？
另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際應用時一個OP用在環路中，反饋囬路信號可能從正耑輸入，也可能是從負耑輸入，因此徬真時不能認為僅僅隻從某一特定耑輸入AC信號纔是正確的。
還是建議檢查一下所搭建的電路。

zy21

原帖由 andywu 於 2008-8-28 09:56 AM 發表
理想phase是不是60度最好?
( f3 R* @( N& I! {4 w, h% Bphase太低電路會不穩定
1 `6 a2 }: d% y* ]3 T0 \% e2 [9 m2 p太高的話有沒有什麼缺點呢?(ex:70~80)
6 z$ L" q" r( p0 C, A6 h

& E+ a; W% {0 g. G7 c$ S7 h
, U% |6 D( S8 R0 e& v, N9 Y& {現在隻是單徬OP，PM在后麵驗證LOOPGAIN時再作最后敲定比較好，也就是確定好整個環路和負載條件等等。一般比單獨徬真OP所得PM要高。
PM太高當然也不好，直觀來說就是響應速度慢暸。據一些PAPER經驗之談，比較建議取在60∼70＋之間。其實個人認為，具體還是看設計所對應的應用，在速度和精度之間折中。
對于這點我理解不深，還請大大們能來指點一下。

chenwhae

VP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差

andywu

原帖由 chenwhae 於 2008-8-28 11:05 AM 發表
  ]/ g, b1 o, L4 a4 T/ @& @VP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差

大大,我這個例子是open loop的方式來看輸出,也會不同

andywu

原帖由 zy21 於 2008-8-28 10:04 AM 發表
還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？
另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際 ...

3 H( u6 ^2 q( G# l9 B
大大,沒錯,我描述顛倒了
  [$ Z. I; k& ~. {- P通常模擬AC特性,AC訊號是加在回授那端嗎?

semico_ljj

觉得楼主还是要把什么是feedback先搞清楚，看一看书吧。。。。。。