|
回復 2# 的帖子
ISE跟Quartus II的schematic檔都可以轉出Verilog/VHDL code, 只是轉出來的code只能跑FPGA flow, 所以若沒要搭配3rd party的synthesizer或simulator的話, 直接拿schematic與 native tools(即ISE/Quartus II)就可以了, 就沒必要轉了
% h7 G. c3 a! p7 }7 V
5 H; a [+ C" C: u不過既問在這個版面, 應該是問FPGA flow的居多吧!
" O7 T+ x) D6 t5 W8 Q; b
% A" b1 {7 u$ u1 \5 l轉的方法:$ k4 f/ W7 t5 u+ w- W. N; N
Quartus II把畫好的bdf檔save好後, 直接File>Create/Upatde/Create HDL for current file
. z" R! p0 H. V. LISE把畫好的.sch檔save好後, 進行synthesize-XST, 即自動會產生 .vf 檔, 就是轉出的東西
; k1 H; g7 y& n
: o' \2 g! D, _. u& I2 \[ 本帖最後由 sieg70 於 2008-8-4 07:53 AM 編輯 ] |
|