|
回復 2# 的帖子
ISE跟Quartus II的schematic檔都可以轉出Verilog/VHDL code, 只是轉出來的code只能跑FPGA flow, 所以若沒要搭配3rd party的synthesizer或simulator的話, 直接拿schematic與 native tools(即ISE/Quartus II)就可以了, 就沒必要轉了" v& a- H4 j! g3 _5 B' G
9 U/ M/ G# Y5 W* d
不過既問在這個版面, 應該是問FPGA flow的居多吧!7 t( f& h6 m3 ?6 k9 }1 \- H( n0 h+ L- r
* W% o3 }3 d; ^4 w, c& {( F轉的方法:" Y0 O: s7 S0 @9 c2 y; ^; t
Quartus II把畫好的bdf檔save好後, 直接File>Create/Upatde/Create HDL for current file
" P; P" P/ ?8 q7 [. A9 XISE把畫好的.sch檔save好後, 進行synthesize-XST, 即自動會產生 .vf 檔, 就是轉出的東西# D5 P$ v5 U0 V& E1 U2 ~
+ j- i7 g) ?1 D( P+ M' g4 ~0 j[ 本帖最後由 sieg70 於 2008-8-4 07:53 AM 編輯 ] |
|