放大器的單端輸出改雙端輸出

w765432001

這是之前參考smith電子學上面的2 stage的運算放大器，
之前做過模擬，但現在因為要做別的應用，
/ q3 S. T$ p3 J( g需要將輸出改成雙端的，
: Q3 c9 u2 U$ q# t8 d7 w+ l有請教過學長，不過不知道是不是我模擬錯，
跑不太出來，
5 D) K+ _) C+ I2 |, I# d* a/ ]另外在Razavi的書上有看到雙端輸出的雙級放大器，
% S" D5 g5 h" d4 V7 ?# X不過架構是另外一種，
所以想請問看看如果本來是如上圖這樣的放大器，
該怎樣修改成雙端輸出，謝謝
. f0 x7 D- {$ V& Y4 o附上本來單端模擬的spice
是根據180nm製程模擬的。
- ?1 l4 O2 f" L" r& E% j7 X/ F
! Y- h2 f) u/ P: hvdd vdd gnd dc 1.8v
vss vss gnd dc 0v
5 {# }8 d8 d) Y9 G0 `% [' f# lIbias vpg1 vss 15uA
r1 6 vpd5 3k
Cc out 6 0.6pf
  T0 a3 u8 N( l& wCl out vss 1pf
m1 vpg1 vpg1 vdd vdd P_18 w=15u l=0.5u
! P' L3 X0 H$ ~( l* g* Y: Fm2 vpd2 vpg1 vdd vdd P_18 w=90u l=0.5u
8 a& ~% R. d+ o- L: X% Rm3 out vpg1 vdd vdd P_18 w=90u l=0.5u
9 u4 v9 A. `2 |' L2 f5 W: ^m4 vpd4 vin1 vpd2 vpd2 P_18 w=60u l=0.5u
m5 vpd5 vin2 vpd2 vpd2 P_18 w=60u l=0.5u
$ }0 q  u# W* R: p% om7 vpd4 vpd4 vss vss N_18 w=15u l=0.5u
m8 vpd5 vpd4 vss vss N_18 w=15u l=0.5u
, j7 ]; P. h# a1 Em9 out vpd5 vss vss N_18 w=30u l=0.5u

mbission

若要改成雙端輸出在第一級differential to single ended的地方必須改成皆為diode connected的load.
6 Q2 E. H  h' u( f& V3 `也就是改成第一級雙端輸出,第二級的部分則是copy一組原先的2nd stage的class A output stage即可.
differential output amplifier需有common mode feedback電路來確保inter-stage的common mode
6 @: B* V7 Y3 _: D$ p* G不至於飽和,需要sense output common mode電壓與一個參考電壓相比,透過負回授去控制output common mode值

shaq

簡單來說，把右半部 copy 到左半部去，

/ f' R5 u" O# u9 |5 Z9 fM1, M2, M3 再用同一個偏壓點拉。
M6,M7, M8 (左+右) 用 CMFB 去拉偏壓點。

w765432001

9 C5 l5 J: d, \) u' Z! g; [4 l. q感謝mbission與shaq提供意見，
9 v( X! n) ]9 M) G我重新接電路，如上圖這樣，然後我是只有把第一級接cmfb，
2 r0 d& s8 x5 Q: G2 Y1 p下面是我cmfb電路
% Q( r+ a+ c, F, B
7 z) _8 l, h2 N. r0 ^+ P不過這樣想請問因為我用到mos開關，
通常我都用暫態在觀察，
而這樣我要如何量測op頻寬那些數據呢?
1 R8 y  T1 o+ {/ t' x$ ?. S因為頻寬spice通常都用ac觀察，
這樣開關該怎樣有作用。
! O1 h9 N- G2 L% N6 G順便想問看看我上面這樣接，有哪邊接錯嗎?
或是可能會有什麼問題，
7 B- H; \3 Y) ^2 l& i因為我把op拿去放在取樣維持放大電路(SHA)裡面，
出來的結果沒有很理想，
/ r6 w* j1 H$ J: d3 `4 ~輸出都跟不上輸入，可能是頻寬不夠，
/ {& d% Q  q& _9 E- @5 P, r5 T但我原來單端那個OP頻寬有到200MHz，
希望大家能給點建議，謝謝。
2 x- ?9 T  Z7 `1 V
) C+ P1 Q) j. T模擬SHA結果
9 H# X; ]# z% j: p& D' S5 `$ P4 {

mbission

1.你的cmfb的電路接回amplifier點好像有誤,應該是cmfb那點接回去
8 K3 Q; b6 s/ o5 i2.接回去的點好像也不對,要構成負回授
; g/ X) f5 C4 f3 T! t' w1 C3.要先跑tran,找到穩定的dc點,再用設initial方式,把opamp differential
- G' m7 I3 r/ y5 y& Z7 r; ~. E4 T+ F  input兩端及cmfb點設立初始值
再試一下吧

monkeybad

同意mbission
common mode feedback接的電壓有誤
另外如果是兩級的放大器 因為你都沒有採用diode接法
所以這兩級應該都要加CMFB 以確保dc準位

w765432001

感謝mbission以及版主提供意見~
. `" n6 T& I8 X% `# B* p我後來將電路圖改成上面這樣，
後來請教我學長也發現cmfb應該接錯了，
0 n' S- |# E. @' }: M; |6 d6 M那我改成上面這樣還會有問題嗎?
不過我只要接一個CMFB電路，
( F4 _4 ~3 x- _+ }0 T# Q那要改成diode-connected，不過我改成這樣M6跟M7看起來好像怪怪的，
目前電路是這樣，還在模擬中，
+ E& _/ s8 c0 L* ^+ N; Q0 L6 s5 ~; I有些還不是很懂，懇請賜教。

monkeybad

M6 M7改成diode connection就不用加CMFB了 因為就沒有所謂P電流源和N電流源平衡的問題
先弄懂為什麼要加CMFB的原因 Razavi書上有解釋可以看一下
* z: `2 o3 m  S( Q所以若你電路改成這樣接 那Vcmfb應該改接在M1 M3的gate

mbission

如果你第一級欲採用diode connected架構,基本上主極點會在第二級
Miller補償也不需要了

w765432001

嗯嗯，我有去看了Razavi裡面提到的CMFB，
但對於VB跟vcmfb拉回的點還是不太了解，
+ }, H* T7 d6 W. H2 e& R* V上圖我已經把M6和M7都改成diode-connected了，
9 p1 [- u/ |6 |9 d4 Q% L而結合mbission的意見，我把補償電容跟電阻都拿掉了，
但這樣我CMFB電路裡面vb要用哪一個?
0 E$ M3 s, E- ?" G3 V如果vcmfb如版主所說，要給M1,M3的GATE，
我有試過vb選擇M2的gate，
然後拉cmfb到M1 M3的gate，
! _- n. I, C  Z. b( ]9 B這樣輸出取樣的波形還滿正常的，但是好像速度不夠，
都跟不上輸入的值，

所以我懷疑我vb選錯了，
) O: D6 n7 I2 n" c5 u# S% |或者是哪邊弄錯了，
) c! c! |" v3 [我繼續看看書本，有些還不是很懂，
* \4 v) K' E  v/ n) `歡迎大家提供意見給我

chungming

您好
6 w- R" R5 @8 U看到你的模擬圖後我到不覺得是速度不夠快
1 }: L0 \' C9 ~8 C- I因為沒有slew rate limit的感覺
& z; n" m4 c0 p# \% `* a, F每各step都有settling 到一各幾乎固定的值了
7 h1 @# {% |+ G7 N1 }0 q從圖上看起來當輸入訊號越大時,輸出和輸入的差異就越大
" w5 v% E% O" t1 f$ J7 b但是又不是output siwng不夠(如果是output swing不夠 應該只有輸入訊號較大時才會有差異)
6 i: a, D, |6 n/ w8 f2 o或許也有可能是你說的vb不對..但因為圖上沒標出vb vcmfb我也沒辦法猜
所以........光從模擬結果來看
有可能是OPA的gain不夠
$ }/ W: z5 B5 r1 [0 U因為你的OTA是current mirror single stage OTA
7 B5 g1 T+ v# B* v5 t+ f" O$ I' Xgain ~ gm*B*ro , B是current mirror M7 & M8的比例
當gain不夠時輸入和輸出的deviation會變大...相信你知道這點
當然你的OTA的UGF也必須大過於switching frequency (if you use unit gain configuration to simulation it)
貼各paper給你參考
這各paper我曾經有使用過
1 q6 w& y: }% O/ k  ~! }; R4 e不過沒用在向你那麼高的切換頻率下
paper中的UGF只有1.2M
我改到約4M左右
看你的切換頻率有20M這麼高
. w7 n7 y1 ]' h- |1 J& X6 R* t電流ㄍ一ㄥ一下或許有機會

mbission

你需要有一個bias電路產生Vb,準位要跟你要bias M1跟M3的GATE電壓接近,
然後接到cmfb電路中,在把經過 sample 後的CMFB點拉回M1跟M3 gate端,
你可以先試著sample common點,看cmfb有沒有正常運作,正常情形下,
. F! I; p9 T% z" ^. r; T/ bdifferential 兩端電壓應該會接近你的common,Vb會接近Vcmfb....

w765432001

感謝大家的意見，
我有大致調出我的op雙端輸出，
不過我拿去接取樣維持電路又感覺有些問題，
" k9 ]3 c' |5 @3 C因為我第一級採用diode-connected的接法，
7 h1 K) l# [$ l  e本來應該增益是gm4(ro4//ro6)
因為接成diode，反而變成gm4/gm6.....(這是因為diode，而1/gm6遠小於ro6並聯結果..希望我觀念沒錯)
- p9 u$ f# n/ Y0 G由於這樣所以我增益就被大大降低，
- x( M& i* s+ M1 x本來有60多dB就不見了，
那我該怎麼辦勒

: M; c$ \. N3 D4 A1 b, `還是我該用原先的架構接上兩個CMFB才能有高一點的增益
但是回授的觀念
3 @: @+ L1 b& @( L( ?接上回授又會降低增益(1+AB)
3 @" G& O* |( I+ O" Q/ ^# ]接上兩組不就降更低
如果真的要接上兩組，那我是不是如同mbission說的
一組接到M1&M3   那另一組就接到第一級的M2
這樣觀念對嗎?
/ _5 h+ S7 k  X. @1 `! r  z那我M6&M7是不是該拆掉diode，然後gate端給偏壓值?
, f2 W$ T& F% [然後在接上補償電容跟電阻。
9 O& ^' @4 f5 S" g0 e" K5 b1 M" L這樣想法對嗎?

mbission

建議你把第二級改成cascoded的架構(如果headroom夠的話)
9 k6 U& L2 D$ z3 b5 K- d- g如此就不用改變CMFB的部份,gain也應該會提升20dB以上
* }: `  y; w7 p# f
$ t/ }5 O2 z% Y另外導正你的觀念,所謂的回授路徑是存在於common mode path,對
signal path gain 不會有太大的影響