放大器的單端輸出改雙端輸出

w765432001

0 j! J( u4 |  G0 ^( v5 n& t這是之前參考smith電子學上面的2 stage的運算放大器，
  ~+ P2 a0 |$ [/ X之前做過模擬，但現在因為要做別的應用，
需要將輸出改成雙端的，
1 h3 @# @3 S1 j有請教過學長，不過不知道是不是我模擬錯，
跑不太出來，
另外在Razavi的書上有看到雙端輸出的雙級放大器，
+ g# V8 r( b, T. q不過架構是另外一種，
# |  p# j  S( h6 |1 I& a所以想請問看看如果本來是如上圖這樣的放大器，
& ?- L! S: h0 l, t3 |$ S該怎樣修改成雙端輸出，謝謝
/ d6 g7 C7 I/ `7 D3 g; o/ r0 ?附上本來單端模擬的spice
0 A/ [* u% j6 w. p2 u; G0 y是根據180nm製程模擬的。
' m; g8 J" Y8 T1 W. p: I; u6 G3 M- J
) b7 n+ s0 O( kvdd vdd gnd dc 1.8v
, w& p' c4 }0 Q+ R: C# Mvss vss gnd dc 0v
! ^6 ^) t% U" }9 Q- }6 rIbias vpg1 vss 15uA
r1 6 vpd5 3k
! F6 C6 O7 m( V8 f5 q3 t4 }Cc out 6 0.6pf
) o; F4 d7 }  }: w4 g. ~Cl out vss 1pf
- [, t9 I  R2 pm1 vpg1 vpg1 vdd vdd P_18 w=15u l=0.5u
m2 vpd2 vpg1 vdd vdd P_18 w=90u l=0.5u
m3 out vpg1 vdd vdd P_18 w=90u l=0.5u
m4 vpd4 vin1 vpd2 vpd2 P_18 w=60u l=0.5u
m5 vpd5 vin2 vpd2 vpd2 P_18 w=60u l=0.5u
m7 vpd4 vpd4 vss vss N_18 w=15u l=0.5u
) D# \6 m4 J" [1 c3 am8 vpd5 vpd4 vss vss N_18 w=15u l=0.5u
" I% F4 K: l& w6 b, Z3 Dm9 out vpd5 vss vss N_18 w=30u l=0.5u

mbission

若要改成雙端輸出在第一級differential to single ended的地方必須改成皆為diode connected的load.
& l3 h# ]  w$ W9 I4 V8 W' m& s也就是改成第一級雙端輸出,第二級的部分則是copy一組原先的2nd stage的class A output stage即可.
/ \' ^! u4 W$ r& Z) k) h) ^- L( h, Edifferential output amplifier需有common mode feedback電路來確保inter-stage的common mode
# Z: F+ X+ O: e: b不至於飽和,需要sense output common mode電壓與一個參考電壓相比,透過負回授去控制output common mode值
3 Y9 S# `9 x( @/ x% Y5 ^1 R& I

shaq

簡單來說，把右半部 copy 到左半部去，

M1, M2, M3 再用同一個偏壓點拉。
M6,M7, M8 (左+右) 用 CMFB 去拉偏壓點。

w765432001

感謝mbission與shaq提供意見，
; h7 G! p( N. q6 Z+ K3 ^3 N: f我重新接電路，如上圖這樣，然後我是只有把第一級接cmfb，
下面是我cmfb電路

7 R3 N: O# ?; F7 i不過這樣想請問因為我用到mos開關，
% C+ t. p& Z  G' @通常我都用暫態在觀察，
而這樣我要如何量測op頻寬那些數據呢?
4 V5 l* f2 f* \1 j因為頻寬spice通常都用ac觀察，
這樣開關該怎樣有作用。
7 ~  A- e4 B) @$ \- k8 X! z順便想問看看我上面這樣接，有哪邊接錯嗎?
) N" R7 }, H% K& @/ @或是可能會有什麼問題，
因為我把op拿去放在取樣維持放大電路(SHA)裡面，
0 }1 r3 V5 ]7 Z出來的結果沒有很理想，
輸出都跟不上輸入，可能是頻寬不夠，
( e' _& ]+ C( T9 Z8 C但我原來單端那個OP頻寬有到200MHz，
希望大家能給點建議，謝謝。

5 L3 T* S: Y2 L6 l& ?% l) l# F模擬SHA結果
8 t7 B3 v3 ~. [# ]

mbission

1.你的cmfb的電路接回amplifier點好像有誤,應該是cmfb那點接回去
2 p. \0 T) T3 O# |2.接回去的點好像也不對,要構成負回授
3.要先跑tran,找到穩定的dc點,再用設initial方式,把opamp differential
  input兩端及cmfb點設立初始值
1 \) y0 ~, @% |1 Q! b再試一下吧

monkeybad

同意mbission
common mode feedback接的電壓有誤
另外如果是兩級的放大器 因為你都沒有採用diode接法
2 `2 N( F4 h) U& z( H所以這兩級應該都要加CMFB 以確保dc準位

w765432001

+ \* X$ i3 t/ P# Y# Q: K# \! X感謝mbission以及版主提供意見~
我後來將電路圖改成上面這樣，
" A& m0 a% f7 w" r後來請教我學長也發現cmfb應該接錯了，
那我改成上面這樣還會有問題嗎?
不過我只要接一個CMFB電路，
, T: Y  c. {% T0 e1 ^, O) \$ j+ u& D那要改成diode-connected，不過我改成這樣M6跟M7看起來好像怪怪的，
& U, h1 S0 F4 J' b目前電路是這樣，還在模擬中，
有些還不是很懂，懇請賜教。

monkeybad

M6 M7改成diode connection就不用加CMFB了 因為就沒有所謂P電流源和N電流源平衡的問題
先弄懂為什麼要加CMFB的原因 Razavi書上有解釋可以看一下
所以若你電路改成這樣接 那Vcmfb應該改接在M1 M3的gate

mbission

如果你第一級欲採用diode connected架構,基本上主極點會在第二級
Miller補償也不需要了

w765432001

嗯嗯，我有去看了Razavi裡面提到的CMFB，
; N* Y; ~8 t4 c6 I, S, x但對於VB跟vcmfb拉回的點還是不太了解，
上圖我已經把M6和M7都改成diode-connected了，
而結合mbission的意見，我把補償電容跟電阻都拿掉了，
但這樣我CMFB電路裡面vb要用哪一個?
. i2 k9 T, |6 I' ^如果vcmfb如版主所說，要給M1,M3的GATE，
2 H2 a9 b  m. g6 O) r' q我有試過vb選擇M2的gate，
然後拉cmfb到M1 M3的gate，
0 k! H0 L9 ]; D+ \1 M8 f' E( X這樣輸出取樣的波形還滿正常的，但是好像速度不夠，
都跟不上輸入的值，
3 w; T$ N# j: g# G$ `8 d
' ]; A1 _; C1 K; h# [所以我懷疑我vb選錯了，
: N: S. Q5 ~& X3 y1 b8 ^或者是哪邊弄錯了，
我繼續看看書本，有些還不是很懂，
+ }0 |/ {/ r; {4 B0 M歡迎大家提供意見給我

chungming

您好
+ Z+ I# p3 I+ P& T看到你的模擬圖後我到不覺得是速度不夠快
8 H' ~3 Z; b: G) ^因為沒有slew rate limit的感覺
每各step都有settling 到一各幾乎固定的值了
2 L* B9 s3 o+ ]. c* v, h( r9 P從圖上看起來當輸入訊號越大時,輸出和輸入的差異就越大
但是又不是output siwng不夠(如果是output swing不夠 應該只有輸入訊號較大時才會有差異)
或許也有可能是你說的vb不對..但因為圖上沒標出vb vcmfb我也沒辦法猜
所以........光從模擬結果來看
有可能是OPA的gain不夠
+ s& P( v3 I) N6 ], \+ ?因為你的OTA是current mirror single stage OTA
gain ~ gm*B*ro , B是current mirror M7 & M8的比例
9 F- B7 }: M0 J2 L" G當gain不夠時輸入和輸出的deviation會變大...相信你知道這點
當然你的OTA的UGF也必須大過於switching frequency (if you use unit gain configuration to simulation it)
貼各paper給你參考
5 Y! A  ~' F) r" j3 ^6 Y+ Q% s! G這各paper我曾經有使用過
不過沒用在向你那麼高的切換頻率下
paper中的UGF只有1.2M
我改到約4M左右
看你的切換頻率有20M這麼高
電流ㄍ一ㄥ一下或許有機會

mbission

你需要有一個bias電路產生Vb,準位要跟你要bias M1跟M3的GATE電壓接近,
然後接到cmfb電路中,在把經過 sample 後的CMFB點拉回M1跟M3 gate端,
你可以先試著sample common點,看cmfb有沒有正常運作,正常情形下,
differential 兩端電壓應該會接近你的common,Vb會接近Vcmfb....

w765432001

感謝大家的意見，
( w. q+ W0 E) C我有大致調出我的op雙端輸出，
2 Q- J. V- s$ s5 b1 o3 }不過我拿去接取樣維持電路又感覺有些問題，
因為我第一級採用diode-connected的接法，
: V, b2 K  I6 c, m2 R9 |4 l本來應該增益是gm4(ro4//ro6)
) o6 W- C- L1 B+ ]因為接成diode，反而變成gm4/gm6.....(這是因為diode，而1/gm6遠小於ro6並聯結果..希望我觀念沒錯)
由於這樣所以我增益就被大大降低，
本來有60多dB就不見了，
那我該怎麼辦勒

+ r- J" n  z  M* ]4 p還是我該用原先的架構接上兩個CMFB才能有高一點的增益
( g0 V3 @4 i8 U9 |7 R但是回授的觀念
3 \  ^% I& m+ U) @接上回授又會降低增益(1+AB)
1 L' i5 v+ s) {( }( v8 C( T接上兩組不就降更低
( b; g  i9 w  f; ]如果真的要接上兩組，那我是不是如同mbission說的
/ Y% r' R; f- i7 Z8 I# ^一組接到M1&M3   那另一組就接到第一級的M2
/ B7 d; n+ h3 \# U2 ?: f- V這樣觀念對嗎?
那我M6&M7是不是該拆掉diode，然後gate端給偏壓值?
然後在接上補償電容跟電阻。
這樣想法對嗎?

mbission

建議你把第二級改成cascoded的架構(如果headroom夠的話)
如此就不用改變CMFB的部份,gain也應該會提升20dB以上
$ q9 }! G% X0 @( E
6 ]% C, k+ w+ S* c另外導正你的觀念,所謂的回授路徑是存在於common mode path,對
: D5 s( }& @$ T, \# z& H4 ?+ @signal path gain 不會有太大的影響