放大器的單端輸出改雙端輸出

w765432001

2 ?; q5 M5 H8 A+ ?; y這是之前參考smith電子學上面的2 stage的運算放大器，
之前做過模擬，但現在因為要做別的應用，
需要將輸出改成雙端的，
6 [- j% z) K! L. x. j有請教過學長，不過不知道是不是我模擬錯，
* J7 }6 o, y0 \0 i4 Q跑不太出來，
另外在Razavi的書上有看到雙端輸出的雙級放大器，
不過架構是另外一種，
% P3 l& n9 A$ ]) w所以想請問看看如果本來是如上圖這樣的放大器，
該怎樣修改成雙端輸出，謝謝
附上本來單端模擬的spice
4 W3 G6 D% ^( S是根據180nm製程模擬的。

vdd vdd gnd dc 1.8v
vss vss gnd dc 0v
Ibias vpg1 vss 15uA
) E' s* K2 U% P, ^  R4 ]r1 6 vpd5 3k
Cc out 6 0.6pf
' Q6 [  G/ j1 Q& dCl out vss 1pf
m1 vpg1 vpg1 vdd vdd P_18 w=15u l=0.5u
m2 vpd2 vpg1 vdd vdd P_18 w=90u l=0.5u
) ?% I; L6 k2 q2 _5 @" ^# v7 dm3 out vpg1 vdd vdd P_18 w=90u l=0.5u
- h3 H6 a" }7 e$ D9 ^m4 vpd4 vin1 vpd2 vpd2 P_18 w=60u l=0.5u
8 P5 H6 a4 n4 H7 V8 S  b& |% }m5 vpd5 vin2 vpd2 vpd2 P_18 w=60u l=0.5u
m7 vpd4 vpd4 vss vss N_18 w=15u l=0.5u
7 q6 o' @- G0 S1 @" t. l1 q1 @m8 vpd5 vpd4 vss vss N_18 w=15u l=0.5u
: D# g) Z. X6 R8 vm9 out vpd5 vss vss N_18 w=30u l=0.5u

mbission

若要改成雙端輸出在第一級differential to single ended的地方必須改成皆為diode connected的load.
也就是改成第一級雙端輸出,第二級的部分則是copy一組原先的2nd stage的class A output stage即可.
$ q" d5 I1 |3 z$ [% ydifferential output amplifier需有common mode feedback電路來確保inter-stage的common mode
2 s9 n7 y* G5 z( ~2 p3 J2 ~不至於飽和,需要sense output common mode電壓與一個參考電壓相比,透過負回授去控制output common mode值

shaq

簡單來說，把右半部 copy 到左半部去，

1 i. u; L: r( N/ L4 mM1, M2, M3 再用同一個偏壓點拉。
) M2 C5 }. |0 VM6,M7, M8 (左+右) 用 CMFB 去拉偏壓點。

w765432001

. E, }8 u% S1 }& x1 H0 |3 [感謝mbission與shaq提供意見，
我重新接電路，如上圖這樣，然後我是只有把第一級接cmfb，
) W4 j0 M5 V! `( \下面是我cmfb電路
9 f" B4 v, X0 G, O2 z
不過這樣想請問因為我用到mos開關，
; Z; s* E8 A& E通常我都用暫態在觀察，
而這樣我要如何量測op頻寬那些數據呢?
因為頻寬spice通常都用ac觀察，
這樣開關該怎樣有作用。
順便想問看看我上面這樣接，有哪邊接錯嗎?
或是可能會有什麼問題，
因為我把op拿去放在取樣維持放大電路(SHA)裡面，
出來的結果沒有很理想，
輸出都跟不上輸入，可能是頻寬不夠，
但我原來單端那個OP頻寬有到200MHz，
希望大家能給點建議，謝謝。

模擬SHA結果
) _9 u; Y, D6 S

mbission

1.你的cmfb的電路接回amplifier點好像有誤,應該是cmfb那點接回去
7 Q2 h4 w3 h  U; @; e8 e% ?8 K2.接回去的點好像也不對,要構成負回授
3.要先跑tran,找到穩定的dc點,再用設initial方式,把opamp differential
  input兩端及cmfb點設立初始值
再試一下吧

monkeybad

同意mbission
common mode feedback接的電壓有誤
5 ^8 M6 {. m- E另外如果是兩級的放大器 因為你都沒有採用diode接法
所以這兩級應該都要加CMFB 以確保dc準位

w765432001

感謝mbission以及版主提供意見~
+ d- ^; J6 v  b) o: G+ d. \0 v7 M我後來將電路圖改成上面這樣，
後來請教我學長也發現cmfb應該接錯了，
那我改成上面這樣還會有問題嗎?
不過我只要接一個CMFB電路，
2 B8 j+ }( Z) @那要改成diode-connected，不過我改成這樣M6跟M7看起來好像怪怪的，
目前電路是這樣，還在模擬中，
有些還不是很懂，懇請賜教。

monkeybad

M6 M7改成diode connection就不用加CMFB了 因為就沒有所謂P電流源和N電流源平衡的問題
先弄懂為什麼要加CMFB的原因 Razavi書上有解釋可以看一下
所以若你電路改成這樣接 那Vcmfb應該改接在M1 M3的gate

mbission

如果你第一級欲採用diode connected架構,基本上主極點會在第二級
+ h. F8 }  D4 B$ u% x' AMiller補償也不需要了

w765432001

8 Q& Y$ r/ ^: e& V. q2 _嗯嗯，我有去看了Razavi裡面提到的CMFB，
但對於VB跟vcmfb拉回的點還是不太了解，
" |9 D" \' P) y7 ?4 D上圖我已經把M6和M7都改成diode-connected了，
5 q( Y( K' }% I4 @而結合mbission的意見，我把補償電容跟電阻都拿掉了，
3 N5 r5 P! d; x0 T8 W) b但這樣我CMFB電路裡面vb要用哪一個?
: \. H$ v. D  |6 V4 H" e# P/ L* r如果vcmfb如版主所說，要給M1,M3的GATE，
我有試過vb選擇M2的gate，
然後拉cmfb到M1 M3的gate，
) w9 }* e0 `: I7 q$ g這樣輸出取樣的波形還滿正常的，但是好像速度不夠，
8 e9 F% X5 C9 k  T& H都跟不上輸入的值，
( x7 T2 e& U. t* c! g" F
所以我懷疑我vb選錯了，
或者是哪邊弄錯了，
我繼續看看書本，有些還不是很懂，
( ~  L; ]1 L: m! C+ E歡迎大家提供意見給我

chungming

您好
看到你的模擬圖後我到不覺得是速度不夠快
% f& F6 c* L; \1 O! I7 F因為沒有slew rate limit的感覺
  i) h) p# x! r' \& O" Z每各step都有settling 到一各幾乎固定的值了
從圖上看起來當輸入訊號越大時,輸出和輸入的差異就越大
" ^  n' H, K, a' |( [6 Z) a" ^但是又不是output siwng不夠(如果是output swing不夠 應該只有輸入訊號較大時才會有差異)
或許也有可能是你說的vb不對..但因為圖上沒標出vb vcmfb我也沒辦法猜
所以........光從模擬結果來看
0 H! _  g$ {( Z6 h2 s6 j有可能是OPA的gain不夠
因為你的OTA是current mirror single stage OTA
- [7 O5 V3 g, ~4 `: tgain ~ gm*B*ro , B是current mirror M7 & M8的比例
4 U. U1 ^: k# J當gain不夠時輸入和輸出的deviation會變大...相信你知道這點
當然你的OTA的UGF也必須大過於switching frequency (if you use unit gain configuration to simulation it)
8 O; h* J+ f/ }( [6 I  b" S貼各paper給你參考
這各paper我曾經有使用過
+ l6 X6 S+ a- B8 N' j2 s不過沒用在向你那麼高的切換頻率下
4 n0 I, }" z* i8 l! {5 lpaper中的UGF只有1.2M
我改到約4M左右
8 |- N" w. ]( `/ d$ h% _, a/ o+ a看你的切換頻率有20M這麼高
電流ㄍ一ㄥ一下或許有機會

mbission

你需要有一個bias電路產生Vb,準位要跟你要bias M1跟M3的GATE電壓接近,
  m8 Z9 t0 ?! }5 E5 Q6 k然後接到cmfb電路中,在把經過 sample 後的CMFB點拉回M1跟M3 gate端,
8 z, ^: B& E+ Q% r  G7 r$ @. j你可以先試著sample common點,看cmfb有沒有正常運作,正常情形下,
differential 兩端電壓應該會接近你的common,Vb會接近Vcmfb....

w765432001

感謝大家的意見，
3 j4 D4 q- f6 M3 l我有大致調出我的op雙端輸出，
% m$ E& B0 p4 u- Z* k1 h' J不過我拿去接取樣維持電路又感覺有些問題，
因為我第一級採用diode-connected的接法，
8 O6 m, p0 K0 S% ?; [+ y" b$ ^( V! L本來應該增益是gm4(ro4//ro6)
因為接成diode，反而變成gm4/gm6.....(這是因為diode，而1/gm6遠小於ro6並聯結果..希望我觀念沒錯)
由於這樣所以我增益就被大大降低，
本來有60多dB就不見了，
, J- z* f- @% w" }/ E# e# A那我該怎麼辦勒
+ ]6 [7 d  e) h( r1 i( h5 m% q, R
還是我該用原先的架構接上兩個CMFB才能有高一點的增益
6 r  Q  \' U/ j- ]8 ^, k) O" i9 i但是回授的觀念
/ i8 q- P9 `. V1 q7 e接上回授又會降低增益(1+AB)
接上兩組不就降更低
$ m  r; m* `- S: E5 E+ t9 V* @如果真的要接上兩組，那我是不是如同mbission說的
一組接到M1&M3   那另一組就接到第一級的M2
這樣觀念對嗎?
% }; B- C5 T2 b+ [6 v0 n那我M6&M7是不是該拆掉diode，然後gate端給偏壓值?
然後在接上補償電容跟電阻。
這樣想法對嗎?

mbission

建議你把第二級改成cascoded的架構(如果headroom夠的話)
如此就不用改變CMFB的部份,gain也應該會提升20dB以上

- p  _. U/ r+ S另外導正你的觀念,所謂的回授路徑是存在於common mode path,對
signal path gain 不會有太大的影響