Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 6470|回復: 7
打印 上一主題 下一主題

[問題求助] 靜電放電測試

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-4-12 00:55:01 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
剛剛研究了靜電放電( HBM & MM) JEDEC標準,實在需要很長的時間去進行測試。假設該IC具有數以百計的pin,很可能將需要超過1個月完成整個測試。這裡是否有任何人負責做ESD測試?
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2008-4-12 08:07:37 | 只看該作者
竹科閎康科技有此業務
8 G$ q" e5 F% k2 T+ n; n+ q) L電話在網頁就查的到了.......................
3#
發表於 2008-4-12 11:12:12 | 只看該作者
很多實驗室好像都有,但都在台北.
# S* M8 D  |. b0 w: V  l% [1 A儀特好像就有可以去查ㄧ下
4#
發表於 2008-4-16 13:02:11 | 只看該作者

很多家實驗室都有啊

目前新竹地區有"宜特"與"閎康"兩家比較大
" g" ^6 T$ @! w7 @. c) n0 w$ x我的建議是去閎康,會比較適合。# d+ h4 q+ Q/ y7 v: M$ w$ y
因為我本身工作性質也是有接觸到ESD測試  T' R/ B0 W. A1 ?9 X5 x
測試多Pin需要花費時間比較長久,可是你們HBM是使用JECDE
% L0 B! F3 [: |+ y, [" T- h在Zap的次數明顯比軍歸來的少了。
/ c1 U) l, `2 M0 C
5#
 樓主| 發表於 2008-4-22 00:07:49 | 只看該作者
my company is pursuading to MIL-Std ...
" u: z* a4 K/ q5 Z. s! S7 g8 Wactually any company need MIL-Std? Our application is not for military purpose....
6#
發表於 2008-5-21 12:14:35 | 只看該作者
For ESD test (HBM)
4 E' R5 ?/ W9 o3 Y( H' M8 mThe following are the test combination:
2 d0 j5 k8 u, p; ?, N) W2 M) r6 ~- e# O1. Power to Power1 A( M( d% r+ |$ l
2. Power to Ground
8 t* L6 M* Q0 z# a8 X4 L3. IO to Power+ ]  N# x1 J8 p7 v5 C
4. Io to Ground
: S7 A1 _$ l; `: _7 A9 M) \5. IO to IO
- J, _( r6 g: J( ]+ E(different power domain need to be treated as different power. For ground usually you can treat as one group_silicon use substrate as common ground. But if you measure two different ground pin/ball > 2ohms. It should be seperated as 2 grond.)
9 S5 m: n8 F, @/ v; m
% F: I6 D; V. H2 B$ Q9 u6 q+ vthe total zap time fomula will be~ 2(+/- polarity) X (IO#X(P#+G#)+IO#+P#X(P#-1)X(P#-2)X...X1+P#XG)1 j( S' A6 E1 b) D; ?; b  A- ~
For example: You have IO1/IO2/IO3/P1/P2/G1
8 ^5 I; c+ h) D, V* ^' j7 p0 v2 E2x((3X(2+1)+3+2X1+2X1)=25(multiple the zap interval)1 F* ^+ n- Y6 a7 d3 w1 _* y- D* U
So for high pin count it will take a lot of time. But it won't take more than a week(for one chip). 7 ~, G! v5 _( C8 K+ v, A, N# @# t
4 i2 L% c+ B: H9 k6 ~0 j
For your reference.
7#
發表於 2008-5-23 15:02:54 | 只看該作者
樓上的Jason...據我所知大部分的IC設計都會跑去宜特做ESD...為什麼你要特別建議去閎康做呢??
7 F" r$ y* |6 W9 f有什特殊原因嗎??會比較適合的邏輯是什麼??是否可分享一下心得??感恩~
8#
 樓主| 發表於 2008-5-26 21:15:09 | 只看該作者
thanks wesleysungisme for your answer.! ]9 X7 R5 O/ G
as our pin count is over 1000 and no. of power is ~ 20, so it's quite time-consuming. 9 ~6 F- R6 Q9 u' R* P
and there is technical issue about bonding all the dies into COB for ESD zapping, i wonder if anyone could share their practise? we feel difficult to strictly follow JEDEC standard.
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-30 05:19 PM , Processed in 0.111514 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表