菜鳥求問 - 釐清觀念

mrj0702

各位先進你們好：
　　小弟應該算是初次"認真"接觸數位IC。所以想釐清一下自己的認知是否正確，之後的資料自己找起來也比較有頭緒。
. T5 b- t1 R4 u  I
8 [/ i/ e4 d! o9 J1 Y, x4 z在學校的課程中大致上知道數位IC的流程如下：
+ U$ S# ?3 G4 ?/ e. m; V根據需求，先寫個基本的流程。
: U8 ?: `3 }% O0 h然後利用Verilog HDL(或VHDL)撰寫之後，在ModelSim(或QII)上進行模擬。
如果正確，再燒錄到 DEII(或FPGA)進行平台進行再確認即可。
7 g6 h5 p/ p: [% z7 p
但是，如果要做成可以下線的IC(MOS那種)，中間不是需要將 VHDL code透過軟體自動合成電路(Layout)，然後再進行DRC、LVS...等驗證嗎？
( y% L- ^$ ~* P, T2 Y這算是Referenced Flow for Cell-based IC Design 嗎??
1 _0 }  o0 s" L3 g4 r4 V. H. d# b
再請問，電路合成軟體一般都是使用哪一套工具?是Synopsys的工具?還是Laker?

  ~, Z$ V$ }, C麻煩各位先進幫我釐清觀念，越詳細越好，謝謝！

seraphim0512

第二個問題的話，我是使用Synopsys做合成，是學校提供的。

sieg70

" W! L- r1 o+ l4 I. x4 L
你的經歷只能說是數位ic設計中的一環 (prototyping).
" I( i* j  t  A' z5 G3 z
' b7 T4 o9 X) ]1 [9 Q7 h2 i0 K數位ic設計, 以學理上大致分 design entry , synthesis, PAR 這幾個過程
其中每個環節都有不同公司的產品可以選用, 比如 synthesis 這環就有synopsys的 design compiler 跟 cadence的RTL compiler
還有在各環節間還有驗證的問題, 從simulator到更完整的 prototyping, 也有不同的公司在做.
# r, `* ?: W4 x9 U- h; C. a所以, 只要是做ic設計的, 一定都會組合出一條 完整的 tool chain, 從最前面的 design entry到最後面的 PAR, validation, 都會選好 tools, 這就是所謂的 DESIGN FLOW.(有錢的公司就會買比較powerful (貴森森)的工具, design flow也會更完整, 沒錢的公司買的工具就比較陽春, 就要靠員工的肝來補...噁, 我不小心講出來了...)
設計會成為一個流程, 你要一步一步走, 這其中又會牽涉到管理, 工具程式 (都是為了降低成本與開發時間, 及提升效率) 以避免投片後生產出來會哭哭....
/ v0 a3 A" _; D& G  Y
( z( n" P) t/ T3 p而根據你所說的部份, 是最後面validation過程中, 大都會採FPGA protyping的方式來確定所設計的電路功能是否work, 來決定是否再往下走 (看要不要下線)

5 Z. o% @- u$ C' _. `; V5 M% C若要更清楚的話, 請到CIC去上課, 投資一下自己.


5 ?+ }8 T" b" Z2 V


2 F2 f" t: w6 C% o2 \1 m
5 h4 x" }4 E  c8 B