|
各位好
' ?- G! ^. C$ I6 Z; V 之前在板上提的問題,用前輩們的方法,加一個FIFO可行
+ j+ l6 S9 K+ y9 x% A6 ~ ~ 可是現在有一個小問題
, c' l3 u8 y% A7 j4 E8 h+ l r 如果本來的VHDL code,其memory controller是對SRAM做動作- D/ p7 P7 C; {! ^/ m" x6 |- ~- A' I2 y
可惜的是,我的板子上只有SDRAM6 B( ?. k$ j$ {$ I- H
根據我上網查的一些資料,他們的一些操作機制及結構腳位不同% @) d/ X2 G6 a
所以,我勢必去更改裡面的memory controller的存取機制
?3 }$ c6 N9 N, B( o( ?! e/ V2 c7 y* o( p; q* A
請問,要更改這樣的VHDL code有什麼要注意的- w1 X3 F7 C, n) H
code內SRAM controller上面的腳位如下:
]9 g- m4 n1 k! u, C( X( h9 t9 j0 c2 W8 c: P, c1 y
ram_a = address bus8 D( Z: \6 R1 p; ]* Z# D, [/ L
ram_d = data bus
; W" b1 M2 c/ ~+ [4 ~* w& T, {. [ ram_ncs = chip select
+ O+ ^2 j9 N s3 d ram_noe = out enable
$ s% e2 g5 {3 p2 ` rama_nlb = low bank
+ ^3 s! ]2 I# ]1 K5 | rama_nub = upper bank
% G& `9 E. M% K# F rama_nwe = write enable 4 U+ J; ^5 s3 M5 v- Z
$ I0 O& X! ~' W' j
哪些是SDRAM上不一樣的腳位 (照我找來的資料,SDRAM動作好像比較複雜)# a% R. m. m$ Y8 |) U
4 U$ ^% V6 j& R% i$ b/ |0 F" G. P
還有,我在網路上要打什麼關鍵字比較能找到較多的相關參考資料,或是有人release這方面的code可以參考
# y' `3 b) X' w+ o* a9 w. T: u( p8 E3 u0 ^4 P" N
[ 本帖最後由 kyopc 於 2007-5-24 12:07 AM 編輯 ] |
|