|
回復 #11 ianme 的帖子
版主您好:9 P+ k2 s# E- B
5 b, g1 n7 [. ^2 {. C0 w* V. D
嗯...我承認年輕時金庸小說看太多...借個金庸大師常用的句子:; b# b( K" K) I( f+ r# U: k
"照啊!"...這的確就是我想表達的意思!!
8 ~, P; [" f. H# U2 ]1 a3 h' ~) B. x9 ]( O7 A( [& F
TSMC 0.35 um CMOS製程沒有NPN的model, 這個我的確知道的.2 X% ~# v E6 ], Q. F; ^/ I2 q
在我幫學弟弄之前, 我有先去找過model檔和LVS command file等相關檔案,
0 t, Z/ f; ]0 S1 |0 T: Y的的確確沒有NPN的model哦!+ J* e. w2 Z2 N" }$ M# ~1 v
, v& ^& X; W% d3 T1 C另外, 關於latch-up的model...我的意思其實與latch-up本身無關,; U" E$ E6 ]/ x
我只是想說, 在CMOS製程裡也是有類似像latch-up model裡面那兩顆寄生BJT的架構存在,5 e- Q5 b, A/ j" L) z1 I; Q {
那麼我是否也能用類似於PNP的做法來做一顆NPN呢?4 y. [2 K# ]: U- @4 b! q( ]5 f0 n
我自己想的架構其實也像isnme版主一樣, 只是沒有經過求證而已./ P: E' C k7 c4 O5 W4 D
其他幾位版主的回答及討論我也都瞭解, 這個問題本身其實並不複雜...與latch-up也沒有關係, y' y0 W k' f p. R* j
簡單來說, "純粹只是為了滿足我們老師的慾望而已!"8 K$ |9 j. L6 R6 N
就這麼簡單! 呵呵...阿我已經從各位先進的回答裡面得到答案了...
# k2 w$ {8 Y5 i+ a* j K3 N4 C感恩啦!!
1 r# A% {. H( D% P4 |" Z
1 A" f i0 d" X7 @7 G2 E幾年前我尚在業界服務的時候曾經畫過BJT,
: B; E! I1 }, ]3 ~6 O: u雖然頻率不高, 但大致上的架構也還記得.6 C3 m+ F A/ |( v
所以之前老師叫我幫忙學弟看看BJT在Layout上怎麼畫,
- h! t- e0 z8 @, m8 A可是因為當時業界用的製程不像現在用的TSMC 0.35這麼...pure CMOS,7 s& w: b7 C+ Q' h3 Y
所以用到的製程都是可以做PNP及NPN的BiCMOS製程,
9 ]2 V+ [8 q0 a# z4 x* p" c當時也不懂(以前唸的並非EE相關科系), 想說BJT不就都能做嗎?
% N* P: Y" j1 i4 C2 p, b後來到了現在的實驗室, 實際上我也才是碩班第二屆而已,# \$ z! d; l! o8 D8 Z, \4 ~" i# L$ ~
因此發現實驗室裡面很多東西都很..."返璞歸真",, m- M4 q, v* X5 D' {; P
什麼都沒有, 什麼都要自己來, 許多flow都要自己建立起來, 要到處去取經...等等...
( g# N2 r3 x$ i. h( o: Y
, Z: ?5 ~- ]# u+ H: E) m, f當然, Layout絕對需要理論基礎, 與小畫家肯定是天壤之別,
& Q) l0 P! t# t( ]5 H8 L4 Z4 r而我想這也是為什麼業界有些公司一看到非EE相關科系畢業的人來求職的時候,
% n. L1 e1 e: Q/ q9 V/ w( eresume連看都不看就reject了的原因吧.
/ m# r8 O6 R' w而這也是為什麼我踏上這條路的原因...
H' o5 [7 {, J$ a" o* D( j我只能說...這真是有夠辛苦...
# V" b! b! \( [% S. X9 r* U. m3 _. C
從各位版主這裡學到了很多東西呢!
5 G+ T% A+ a+ x0 b# ^希望自己也能早日為大家貢獻點什麼...% D3 a R' |) i' o5 l
2 q [8 p, S' n1 g謝謝各位先進的幫助!! |
評分
-
查看全部評分
|