|
回復 #11 ianme 的帖子
版主您好:
' W& i9 a+ h( ~" `7 k& k* \
8 y0 A$ t7 Q% y; g( v嗯...我承認年輕時金庸小說看太多...借個金庸大師常用的句子:
2 i; X* o) o* y0 [% i: J+ ~' i* x"照啊!"...這的確就是我想表達的意思!!
; s. z1 O, `/ j. @
' [) R4 n k s" H: fTSMC 0.35 um CMOS製程沒有NPN的model, 這個我的確知道的.9 P2 c S2 `& I+ a* j! `
在我幫學弟弄之前, 我有先去找過model檔和LVS command file等相關檔案,
b; U/ H1 @" p- ^9 h* \的的確確沒有NPN的model哦!$ o$ x# e& \( i0 u" u6 `8 P
2 h4 x7 t2 j; r v! s+ u% }另外, 關於latch-up的model...我的意思其實與latch-up本身無關,
+ h2 j: J" C* B6 u* X我只是想說, 在CMOS製程裡也是有類似像latch-up model裡面那兩顆寄生BJT的架構存在,/ |/ i3 Q# ? }9 J. n
那麼我是否也能用類似於PNP的做法來做一顆NPN呢?% r0 }8 w, I' x$ e* V
我自己想的架構其實也像isnme版主一樣, 只是沒有經過求證而已.% v2 O. t4 r- |0 j1 \& l# |9 v w
其他幾位版主的回答及討論我也都瞭解, 這個問題本身其實並不複雜...與latch-up也沒有關係,
7 i; r) A5 T. n7 w簡單來說, "純粹只是為了滿足我們老師的慾望而已!"
2 j& I# c5 q! R; g4 l7 {就這麼簡單! 呵呵...阿我已經從各位先進的回答裡面得到答案了...
0 [/ R7 y" [2 z感恩啦!!7 e. Z: C3 {0 _6 W% Q
3 x0 P4 T9 J6 \/ C4 j
幾年前我尚在業界服務的時候曾經畫過BJT,
- _ n, [ A4 A& F: h1 H7 i雖然頻率不高, 但大致上的架構也還記得.
4 _4 @7 q* b7 ^' K$ Q% [. T. t所以之前老師叫我幫忙學弟看看BJT在Layout上怎麼畫,
+ b2 h6 U4 C7 b! F可是因為當時業界用的製程不像現在用的TSMC 0.35這麼...pure CMOS,
% ^: V+ `/ p/ m! c所以用到的製程都是可以做PNP及NPN的BiCMOS製程,
2 Q6 ?; a, p( G當時也不懂(以前唸的並非EE相關科系), 想說BJT不就都能做嗎? p" Z/ \+ H- d8 ^5 b
後來到了現在的實驗室, 實際上我也才是碩班第二屆而已,
) \7 ?" q: `* [& i- ^4 M因此發現實驗室裡面很多東西都很..."返璞歸真",4 |9 m* N9 g# i3 r0 N" g
什麼都沒有, 什麼都要自己來, 許多flow都要自己建立起來, 要到處去取經...等等...
2 u6 f, k7 U7 A
3 N+ j3 [# E+ `$ f當然, Layout絕對需要理論基礎, 與小畫家肯定是天壤之別,1 d& J+ f& z6 m6 b u4 P
而我想這也是為什麼業界有些公司一看到非EE相關科系畢業的人來求職的時候,; U/ ?) u3 [6 Z& N0 A2 c6 R
resume連看都不看就reject了的原因吧. U+ c6 |' {+ g( w
而這也是為什麼我踏上這條路的原因...% {+ ]4 r- x% P/ T; e1 u; j
我只能說...這真是有夠辛苦...
8 Y' ?: D# E" G! O$ q1 s. D9 m* i: a. x6 K; n: @0 h
從各位版主這裡學到了很多東西呢!- N& }4 f+ L& J" E+ s+ ^
希望自己也能早日為大家貢獻點什麼...
) u m- Q8 x& p1 G
8 I2 n f- [# ^% ]! b謝謝各位先進的幫助!! |
評分
-
查看全部評分
|