|
回復 #11 ianme 的帖子
版主您好:
, a$ V" K! C0 W) \. N o5 u6 A Z+ `4 a/ t
嗯...我承認年輕時金庸小說看太多...借個金庸大師常用的句子:5 \5 ^- m: j7 U( H! n
"照啊!"...這的確就是我想表達的意思!!
+ n& j- U8 D( F3 i: m6 E
( U5 |9 x( g) t' _6 b$ uTSMC 0.35 um CMOS製程沒有NPN的model, 這個我的確知道的.
: I* B: d$ j7 F2 P* v) {7 M% h! z) i在我幫學弟弄之前, 我有先去找過model檔和LVS command file等相關檔案,8 [ B; h, x0 I& k
的的確確沒有NPN的model哦!
6 n# f, \& _& O/ E
1 ]; j8 z/ m; ~+ n3 g% a. z! ]另外, 關於latch-up的model...我的意思其實與latch-up本身無關,' n0 \1 N: _6 [1 G' [& g
我只是想說, 在CMOS製程裡也是有類似像latch-up model裡面那兩顆寄生BJT的架構存在,
' T9 j, ^3 m1 _) `' \5 M那麼我是否也能用類似於PNP的做法來做一顆NPN呢?& x' S# L2 T5 n$ l3 `
我自己想的架構其實也像isnme版主一樣, 只是沒有經過求證而已.( z' r4 O5 P3 ~4 l9 \1 }
其他幾位版主的回答及討論我也都瞭解, 這個問題本身其實並不複雜...與latch-up也沒有關係,( f4 p3 R O8 l" [
簡單來說, "純粹只是為了滿足我們老師的慾望而已!"
! Q/ I& Y- x* g. M f就這麼簡單! 呵呵...阿我已經從各位先進的回答裡面得到答案了...
$ ?) E! k* Z. [4 W6 L4 k0 P1 }. j感恩啦!!; h2 _- D3 ^% W) W# ^
4 @, N0 B7 j' P0 o( p% O幾年前我尚在業界服務的時候曾經畫過BJT,
' B, j8 Y' f' d/ ]. J5 {雖然頻率不高, 但大致上的架構也還記得.
! e9 _- p5 {* L- ]5 Z* V& h) a) i所以之前老師叫我幫忙學弟看看BJT在Layout上怎麼畫,* k7 ^- s3 H5 E h7 A: B* n; k! V
可是因為當時業界用的製程不像現在用的TSMC 0.35這麼...pure CMOS,+ q) E5 X+ X! E U8 V5 V) S# T
所以用到的製程都是可以做PNP及NPN的BiCMOS製程,
6 {, W) S. Y9 z% n) ]3 n當時也不懂(以前唸的並非EE相關科系), 想說BJT不就都能做嗎?
# x# Z5 d5 I) K* j後來到了現在的實驗室, 實際上我也才是碩班第二屆而已,
' u3 y& o4 `! B因此發現實驗室裡面很多東西都很..."返璞歸真",2 z0 T( L1 h; F% a5 [0 l
什麼都沒有, 什麼都要自己來, 許多flow都要自己建立起來, 要到處去取經...等等...
( c+ H- D% w% `$ e" L u
, `' x% {: }0 h當然, Layout絕對需要理論基礎, 與小畫家肯定是天壤之別,7 E1 u r9 b6 L. Z$ f& ~
而我想這也是為什麼業界有些公司一看到非EE相關科系畢業的人來求職的時候,
8 N* {- v, `9 c) B+ t9 O5 {5 Sresume連看都不看就reject了的原因吧.
9 @8 e; J4 z% M而這也是為什麼我踏上這條路的原因...
, h% O) n$ }6 J' y我只能說...這真是有夠辛苦...
% \1 g$ p! x5 \3 E+ @/ K& m! ^( `/ j8 B5 }9 n4 E8 F
從各位版主這裡學到了很多東西呢!
. D: h; H3 I5 v% |# a希望自己也能早日為大家貢獻點什麼... L. U6 A% l) i0 |# e2 s
) N8 H# m5 H8 e5 P9 S$ E: ]
謝謝各位先進的幫助!! |
評分
-
查看全部評分
|