|
回復 #11 ianme 的帖子
版主您好:
) X0 X8 H3 O, @) t: y4 s4 o3 ]" A/ z" v* Q' {
嗯...我承認年輕時金庸小說看太多...借個金庸大師常用的句子:7 x5 t5 K, ^/ n$ d/ o3 A/ Y' q
"照啊!"...這的確就是我想表達的意思!!4 l' M T. `/ y! Q+ ~
) ?+ `9 J; J" r# Q9 N% dTSMC 0.35 um CMOS製程沒有NPN的model, 這個我的確知道的.! v3 M8 J$ t j9 A
在我幫學弟弄之前, 我有先去找過model檔和LVS command file等相關檔案,* q1 m- b" f; g; b" Y0 ?
的的確確沒有NPN的model哦!! ]$ n6 W% n' v
) y! f' a U; k* M6 t; d
另外, 關於latch-up的model...我的意思其實與latch-up本身無關, n) v: D3 M% ]" M' ^. V/ l
我只是想說, 在CMOS製程裡也是有類似像latch-up model裡面那兩顆寄生BJT的架構存在,0 ^; P8 g8 J$ N i0 ^. u
那麼我是否也能用類似於PNP的做法來做一顆NPN呢?
! |$ w7 b# C- Z5 [& c! [/ x我自己想的架構其實也像isnme版主一樣, 只是沒有經過求證而已.
" D. ~$ p8 x+ z/ p. d其他幾位版主的回答及討論我也都瞭解, 這個問題本身其實並不複雜...與latch-up也沒有關係,4 s0 q; M3 c) o2 w9 ~7 t
簡單來說, "純粹只是為了滿足我們老師的慾望而已!"
7 h7 I' D. @$ \/ R就這麼簡單! 呵呵...阿我已經從各位先進的回答裡面得到答案了...; }" d7 q {" }1 m
感恩啦!!- @1 w5 @5 I& Z
+ q- H. w" p* y2 }幾年前我尚在業界服務的時候曾經畫過BJT,
0 W) }6 t" e! R# m7 ^雖然頻率不高, 但大致上的架構也還記得.
& b5 ?9 i# d5 i5 z- Y1 N所以之前老師叫我幫忙學弟看看BJT在Layout上怎麼畫,
7 P. c. I5 z/ d+ t( L: f可是因為當時業界用的製程不像現在用的TSMC 0.35這麼...pure CMOS,
0 X# t* C( |- N# A. x所以用到的製程都是可以做PNP及NPN的BiCMOS製程,+ q+ ^/ P2 J& g1 |
當時也不懂(以前唸的並非EE相關科系), 想說BJT不就都能做嗎?
0 y" _. p, E( y& Q6 T1 w後來到了現在的實驗室, 實際上我也才是碩班第二屆而已,; `2 Z1 y S, W' [
因此發現實驗室裡面很多東西都很..."返璞歸真",
( C& e5 y9 p) p7 c什麼都沒有, 什麼都要自己來, 許多flow都要自己建立起來, 要到處去取經...等等...
9 X( @& h$ v: I! z4 J% A i2 ]
當然, Layout絕對需要理論基礎, 與小畫家肯定是天壤之別,
, s/ a6 |) G! Z1 t, d5 j+ g& G+ D而我想這也是為什麼業界有些公司一看到非EE相關科系畢業的人來求職的時候,3 z7 U( M" T3 z1 {* N
resume連看都不看就reject了的原因吧.
; Q5 @4 [- [& x6 m5 ]4 I而這也是為什麼我踏上這條路的原因.... i2 G$ @$ I2 }
我只能說...這真是有夠辛苦...
* c) Q" }/ j% [: N/ r6 g. L0 i* l4 N1 C/ J
從各位版主這裡學到了很多東西呢!
4 O8 X" J4 N- F3 |1 z" j希望自己也能早日為大家貢獻點什麼...( L' r# ?7 ~/ d5 O, Y
T- h2 N% V% H6 |謝謝各位先進的幫助!! |
評分
-
查看全部評分
|