關於ucf file

handwin

最近遇到一個問題     寫了一個簡單的除頻器   然後輸出四個波型    功能驗證  ok
: k$ U" C1 o, l5 I但是如果我先assign pin location 的話     合成及實做後的時序驗證  就會沒有輸出
反之   我不assign的話   讓ISE自行去實作      則 時序驗證就會通過      
$ T) D* n" I+ c/ H6 R) N- ?4 A請問這會是什麼原因       新手一個      謝謝大家幫忙    對了  我的device是  
. I1 Q- v5 u0 `: P4 c2 R1 ~+ M! a2 sspartan3 XC3S200 TQ208

handwin

不好意思 剛剛忘了列出  時序驗證的錯誤訊息

7 O$ [: J& H' r+ m/ Y# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004899 ps, posedge CLK:20005139 ps, 990 ps );
& C0 S' c7 k  N% [7 `#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_4\
2 k$ G0 U) e2 V/ ]  T# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004899 ps, posedge CLK:20005139 ps, 990 ps );
9 Y& B' o- M1 g4 C3 d+ b  a#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_1\
# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004547 ps, posedge CLK:20005139 ps, 990 ps );
#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_2\
# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004547 ps, posedge CLK:20005139 ps, 990 ps );
* G- S. A0 ^* O) W! o#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_3\
/ p, {2 @5 I: a

- Z! N" {8 ?5 Y5 K- f3 W
$ Y; V  B6 p( G2 t會這樣大概是什麼原因呢?

masonchung

請確認一下自己assign 的 pin location 是否在同一個區域
; }; Z1 J) U7 E) l8 k8 i& P3 T4 M* `  k看起來是 setup time的問題

jason_lin

最好是把UCF file貼上來看看^^
$ |* F5 [, ~, U9 _這樣比較好找問題,看起來是Timing的問題,要知道你怎麼下限制的.
; w0 O  m# k& |- }" ^: z% m

handwin

謝謝兩位大大的協助     問題已經解決了       是我自己沒將全部訊號給reset  改了以後   post simulation就可以過了
" W% L5 k5 R# g1 M  G7 S* ^6 Q/ Q; Y  e
+ O3 h' C/ E+ A1 z; d+ F0 |但是又出現另一個問題,    我在上述程式燒錄在spartan3 XC3S400上     用示波器看  結果都沒問題
! V2 B9 H: i- j' o! f( }0 M6 r" W. ?
不過當我將程式環境改在spartan3 XC3S200上   可以合成也可以實作    但是做 post simulation  就又出現上述訊息了  還有我沒有下timing

constraint  我的ucf如下
+ x. f( S, P! U& Z$ Q
#PACE: Start of Constraints generated by PACE
4 ^& ^, t8 U2 `( a" J/ }$ R
: ^' `+ N+ I, e8 l- l$ V8 q0 |1 J#PACE: Start of PACE I/O Pin Assignments
1 t$ i; Z2 f" ?8 pNET "CLK"  LOC = "P155"  ;
- [# d3 F# Y4 p5 d: ]6 d5 cNET "CLK_N"  LOC = "P149"  ;
/ W* b& C7 O" m. eNET "CLK_P"  LOC = "P147"  ;
NET "RESET_B"  LOC = "P152"  ;
: h! p( u4 n( c4 T' |# WNET "RST"  LOC = "P144"  ;
NET "STV"  LOC = "P141"  ;

#PACE: Start of PACE Area Constraints
( e$ n5 H  ]2 [
#PACE: Start of PACE Prohibit Constraints

#PACE: End of Constraints generated by PACE
6 T# W5 C% l' w  h% I2 o
( R3 M- t) D) ~/ m  p順便請問一下版大   您說的pin assign到同一區是什麼意思    因為我必須將接腳都assign到rsds接腳那邊  不知道這有影響嗎?
                                                                                                                                    
0 j% _, W  a6 a" a謝謝
3 l1 v4 K. ~& N2 l1 u
[ 本帖最後由 handwin 於 2007-5-25 10:52 AM 編輯 ]

handwin

不好意思     忘了po xc3s200上  我assign的腳位了

#PACE: Start of Constraints generated by PACE

8 @5 L5 V9 h+ Y# s#PACE: Start of PACE I/O Pin Assignments
* I$ V4 K7 f$ uNET "CLK"  LOC = "P105"  ;
NET "CLK_N"  LOC = "P97"  ;
: Q8 ~2 X% {& ^/ x8 y3 a- x- VNET "CLK_P"  LOC = "P96"  ;
. ?& Q- [8 F3 t5 ~  `NET "RESET_B"  LOC = "P104"  ;
NET "RST"  LOC = "P100"  ;
NET "STV"  LOC = "P99"  ;
& }; x  U$ }! m0 o+ w% U
#PACE: Start of PACE Area Constraints

#PACE: Start of PACE Prohibit Constraints

& R- ^( {* J) E2 ~% k# F, [. G- ?#PACE: End of Constraints generated by PACE

handwin

不好意思     忘了po xc3s200上  我assign的腳位了

#PACE: Start of Constraints generated by PACE
& P; B4 ]7 @' \! H$ n; J
2 Y* ]. w: g: e+ x3 B#PACE: Start of PACE I/O Pin Assignments
NET "CLK"  LOC = "P105"  ;
NET "CLK_N"  LOC = "P97"  ;
$ A, j! D" _6 S0 Z$ f) Q! PNET "CLK_P"  LOC = "P96"  ;
$ j, W+ M3 P! t" W  vNET "RESET_B"  LOC = "P104"  ;
NET "RST"  LOC = "P100"  ;
NET "STV"  LOC = "P99"  ;

#PACE: Start of PACE Area Constraints
$ V) ]+ c6 E6 A, L. q
#PACE: Start of PACE Prohibit Constraints

" {) C: g" f. j0 t% Z( \2 s#PACE: End of Constraints generated by PACE