PMOS Low_Dropout Voltage Regulator Introduction

yalon

1 Constant-Voltage Source
2 Output-Voltage Error vs Load Resistance
* p+ U3 X) z3 v3 Linear Relation Between RIN and RLOAD
4 Basic Linear-Voltage Regulator
  {# i4 v" O$ ^% m! g( W5 PMOS Enhancement FET
) ~' M) f  U" R+ Z4 X) b6 Regulation Sequence When RLOAD Drops 7 Regulator Block Diagram PMOS Input/Output Characteristic

看過後  歡迎討論ㄛ.
4 ?* G' a7 m$ g& c我是看過啦.

( l/ k( D/ [5 I

anita66

這可是好東西,坐沙發耶,linear regulator的pass gate現今的應用,應該99%都是用Pmos(power mos),感謝大大無私分享,3Q~

yhchang

想問問 為什麼 PMOS是主流?
5 o8 t3 p: S  [* C. X是否因為  PMOS 可以 Pass Good "1"的關係?

asd8844

目前就是在做這個啦!
從高頻降頻下來
真有點不太習慣
9 S, p& d" Q! F: I' P$ q8 R不過感恩阿

asd8844

(科)技最新進
# L; f/ c' K& I8 I. y(技)術都領先
(新)手真是慘
(貧)窮都沒錢

s39113134

我們公司就是做這個啦，來了解一下感謝大大的分享阿!!!!!!!

super_gu

同样的问题，为什么现在都用PMOS？是不是因为可以获得更加大的VGS？

cancan77

下载来看看 下載看看先~~~~~~~~~~
) L4 ?  U9 R* B: U5 o下載看看先~~~~~~~
# d, G5 f) J, |, m下載看看先

cancan77

這幾天正在做LDO
8 ~9 G) G9 j' F1 q0 J0 w正需LDO這方面的知識
THX大大,辛苦了

c3a1t039

我剛剛看了一下，沒發現我想知道的@@"
" y( d& _: S% P' H如果我想在很低電壓去驅動OP那，我怎麼設計用CMOS四支腳當輸入，
來產生在低電壓操作的OP~。

oric

為什麼LDO的輸出是PMOS而非NMOS  我陳述一下自己的想法 不一定正確  歡迎指正~~  
, c" q1 D! T" [3 ?* s5 h  @0 w如果~LDO的輸出為NMOS的話~那顆NMOS的threshold voltage應該會很大
( K$ c! p% L5 X, Y9 l/ g' _" S造成NMOS的 Vgs應該也要很大~這樣LDO的supply voltage 就不能太低 無法工作在低電壓下

c3a1t039

但是LDO原本就是要將輸路的電壓拉低嗎?
7 X+ {+ e; o! [2 _. t那怎麼會出現在低電壓操作?

hing

謝謝分享，小弟來學習一下！