|
Critical SoC Techniques for 1st Silicon Success/ J$ f1 W3 ~3 p9 J% T( G- N y$ @5 Z
第一次就量產成功所需的關鍵SoC技術8 Q7 K: U7 D4 l& v
6 n/ t' i7 ^, v$ Z' M2 Y消費和通訊市場的發展日新月異,市場競爭日趨激烈,其中產品性能不斷提升和功耗不斷降低是主要推動因素。對於在智慧型手機和平板電腦上實現最新的3G和4G應用內容而言,這些性能特性是必不可少的。
0 S2 I0 W$ ~4 V, Q2 X' ?8 t1 D$ T/ [$ K, H, U6 D
當話題轉到先進製程,許多晶片設計人員就會發現,要為此類先進應用提供所需的下一代性能、面積和功耗管理,他們也面臨著各種挑戰。) f% p' h% ^) M6 ^' ^7 d
3 [+ V- E8 a5 Q' j4 E! U! X7 c
•性能目標不斷提高、漏電流也同時不斷升高、功耗要求持續降低,令設計工作日趨複雜。: [$ \% H. G3 R- Z: r/ j9 O3 P" s
•低耗電模式意味著喚醒時間慢,並可能造成存儲狀態流失。
) q- l" ^# m0 h9 C: m O•新的性能和功耗管理工具可能需要專門客制化的實現技巧,因而就拉長了設計週期。
: M* n0 p# n% T. t! R•為優化系統性能需要多次進行反復設計,因而推遲了產品的上市時間。3 T U b7 g. X
•先進製程設計變得更為複雜,Sign off週期延長,測試工作變得更加困難。! D. I8 d' p# G* i( ^- \
- \9 q! Y1 w- y4 g
上述這些設計困境使得設計週期延長、量產時間推遲,導致市場占有率減少、收益降低。但我們可以減少這些設計難題! ARM舉辦的“第一次就量產成功所需的關鍵SoC技術”研討會將為您提供各種有價值的資料,幫助促進SoC設計成功。該研討會將探討先進IC設計和製造所面臨的各種挑戰和解決方案,其中包括:
/ P: s" \& N' y3 H P9 i. {8 \* W2 j9 t- N$ Z' A6 @. y
•在達到最高頻率之下,仍然可以進一步降低功耗。
+ f* Q/ U1 `. V; b" G/ l3 x; R0 m•如何降低SoC的動態和漏電功耗、降低回復正常操作模式所需的時間與功率及資料存儲之間的平衡,包括多電壓供電技術、DVFS等。
+ _) |/ M& N8 e6 O•如何採用行業標準的EDA流程預測SoC性能,縮短設計週期。
+ B$ V1 p& u2 K9 T, F•如何從SoC設計環節開始提高產品良率。
% w" }+ f% x; l•如何驗證低功耗和multiple timing corners sign off. |: h8 R5 m% O6 C$ g
•快速實現一次量產成功的 “必備”技術。0 {; ~& _( g# L5 N( b- Q. c
6 H# b# G2 r- g6 {* z, M作為一名先進製程晶片設計人員,必須始終以最低功耗和最高性能作為SoC的設計目標。但製程不斷演進,為SoC設計帶來了前所未有的複雜和困難。您在開始下一項新設計前,請務必瞭解和掌握最新的制勝法寶,從而克服各種困難,設計出與眾不同的SoC,並縮短產品上市時間。立即註冊,參加ARM的“第一次就量產成功所需的關鍵SoC技術”研討會。 |
|