|
一、analog layout上降低雜訊的方式:
4 y, |. @1 f1 W. V1 c1 D- x 1. shielding :在重要的訊號線旁做兩條接地的metel 線,可將干擾源導至地。與訊號線用同層meatl效果 較好。2 @ n/ T3 p: }7 ]
2. 加大間格與距離:頻率越高的訊號線應距離power 遠一些。
/ \2 z" o( l1 V1 x) q. F: G 3.避免cross talk : 頻率高的訊號線應避免交叉,如clock訊號。
; W* B( k; u) ?( I3 K( n3 D* J! f T6 q6 V$ Z- Y
二、analog 上metal跨越mos的技巧:之所以metal 不要跨越mos的主因是為了避免產生寄生電容而影響頻率
: t6 P) q _5 x' f' E; B% W2 o ,可能會造成或多或少的延遲,越是強調頻率準確的電路,越不能接受mos上跨線,但是有一種情況可以避# O3 \- K0 i- A0 z2 A
免跨線所造成的頻率失真損失,但在做之前也最好與design溝通過,以OP為例,最重要的MOS不外是差動) h2 y6 B- G2 P. b* {
對,在mos非不得以必須跨線時,請做到跨線match的程度,使各個mos所造成的失真損失盡可能相同,頻% e Y9 [! I0 e6 O
而不影響模擬的結果,必須要有嚴謹的match才能做到,此點不容易用文字說明清楚,不妨問問公司的前輩
- @, X! S( O2 o/ }8 y 或許會有進步。1 ^. Z" m5 q# [7 h& r! i
0 o8 Z8 } h0 [& G0 j- L4 s三、數位電路的layout:由於數位電路只在乎open & close ,也就是0 跟 1 的訊號產生,所以layout都盡可能3 Y) T9 K$ m- t0 o' V
以減少面積為主,放mos dummy,非不得以而為之,dummy mos 可以用來修飾形狀及日後debug 時/ @8 i8 n7 w4 b& {$ c3 ^! ~
需要增加電路時使用。 |
|