|
實驗平台~& f1 O8 A0 `# S
「Terasic」Altera DE0 多媒體開發平台,Cyclone III 3C16 FPGA5 w. C! a3 ~; M7 ]
在建構的過程中(僅放入cpu跟memory ip)
5 o# M) m, \- U" ^8 Jno reset vector has been specified for this CPU+ l+ A. d) r! l6 C
no exception vector has been specified for this CPU
# \4 u' y/ Y5 B5 v這兩個訊息,沒辦法完全消除,這兩個一定要消除嗎
2 y, u0 G. H [* j試過
( y+ F, m. y& ~. E6 B# {0 }on chip memory$ V: z% M3 W, Y1 s
sdram5 _" O1 {, U* G2 v% ^+ q
用上面兩個去試過所有可能的組合(mem/mem,sd/sd,sd/mem,mem/sd)! Y; Y9 y, ?8 b: g& ~5 d" C
no reset vector has been specified for this CPU
2 k+ t8 _6 x! j3 S7 @6 @1 Tno exception vector has been specified for this CPU
T3 u) b6 G* l) n總是會有一個沒辦法去除(先選的訊息會被消除)
! j* h" B' s7 B/ R) Z, f4 Y N/ ~+ R* g1 e
有人有在玩10.1版嗎?請多多幫忙~~
4 H. k; r4 z4 n8 `
3 h/ w9 c3 f5 c% ~: U) I0 h目前打算~改用10.0sp1跟9.1sp2試試看1 L6 ?4 r4 }' g: `
% T4 s& Z) y" W! V3 s: HTHX~ |
|