Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 7413|回復: 2
打印 上一主題 下一主題

[問題求助] Virtuoso 做 CDLout 遇到的問題!!!

[複製鏈接]
跳轉到指定樓層
1#
發表於 2009-7-28 23:35:12 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
一般使用composer畫完電路後 可透過CDLout將schematic轉出netlist file! ?* {- d+ h4 ?% F; C. B* ?1 X5 S
% i9 |5 v2 O5 {( m# ~$ {" z
再進行Hspice模擬  在CDLout設定時 其Netlisting Mode/ ^/ u! K7 n$ n* @: a+ L; H
) K# m/ r0 Y) L6 E5 k/ |$ c
的設定中可以選擇 Analog 與 Digital模式 並勾選 Run in Background選項% d4 m7 |2 ]1 l
  U; D' ^' ~8 p
但是我的 Analog選項被disable了(如圖1) 這會造成我使用 AnalogLib 元件(使用auCDL檔)) h. m4 m- C, h' @( p& h
) s( S# g+ R' @  _
所畫的電路無法轉出 請問有人知道如何把這個選項enable起來嗎?0 u, y, M- U; x1 _

8 Y5 Z0 O! F; c! x  W# U2 T+ n& q另外 在CDL轉出後 電阻被轉出的格式 為 Rx node1 node2 ohm $[py] $w=1 $l=100 (如圖2)2 T! _' Y5 }7 y" O. E* N

: Q: q  U4 f& L+ S6 j請問要如何更改輸出格式  讓電阻轉出格式變成 Rx node1 node2 py w=1 l=100 $ ohm
6 |4 L$ v; |) G" p$ p
, T  k$ B5 p$ q# _" |) D5 a2 ^敢請高手賜教  在此先行謝過!!  <_O_>) [6 w# p0 n% z8 N! w' A$ [; `6 {

) {1 {: b8 ?1 [' r7 r
' K; P: o4 x4 w6 u8 p8 s9 q2 J5 N7 O$ B1 L: W/ v9 @# P; z1 x

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2009-8-25 20:14:44 | 只看該作者
電阻轉出格式好像只能轉出後再手動更改,裡面好像沒有辦法做更動。
3#
發表於 2010-6-1 22:58:53 | 只看該作者
你要設你cshell的環境變數. 不過我忘記式哪一個變數了. 我找一下在跟你說. 設完之後, 你的default 就會變成analog. 要不然每次都要重設.
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-8 01:50 AM , Processed in 0.134017 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表