|
一般使用composer畫完電路後 可透過CDLout將schematic轉出netlist file! ?* {- d+ h4 ?% F; C. B* ?1 X5 S
% i9 |5 v2 O5 {( m# ~$ {" z
再進行Hspice模擬 在CDLout設定時 其Netlisting Mode/ ^/ u! K7 n$ n* @: a+ L; H
) K# m/ r0 Y) L6 E5 k/ |$ c
的設定中可以選擇 Analog 與 Digital模式 並勾選 Run in Background選項% d4 m7 |2 ]1 l
U; D' ^' ~8 p
但是我的 Analog選項被disable了(如圖1) 這會造成我使用 AnalogLib 元件(使用auCDL檔)) h. m4 m- C, h' @( p& h
) s( S# g+ R' @ _
所畫的電路無法轉出 請問有人知道如何把這個選項enable起來嗎?0 u, y, M- U; x1 _
8 Y5 Z0 O! F; c! x W# U2 T+ n& q另外 在CDL轉出後 電阻被轉出的格式 為 Rx node1 node2 ohm $[py] $w=1 $l=100 (如圖2)2 T! _' Y5 }7 y" O. E* N
: Q: q U4 f& L+ S6 j請問要如何更改輸出格式 讓電阻轉出格式變成 Rx node1 node2 py w=1 l=100 $ ohm
6 |4 L$ v; |) G" p$ p
, T k$ B5 p$ q# _" |) D5 a2 ^敢請高手賜教 在此先行謝過!! <_O_>) [6 w# p0 n% z8 N! w' A$ [; `6 {
) {1 {: b8 ?1 [' r7 r
' K; P: o4 x4 w6 u8 p8 s9 q2 J5 N7 O$ B1 L: W/ v9 @# P; z1 x
|
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|