PLL的phase noise對於TX與RX的問題？

gyamwoo

各位好，我想問一下當本地振盪器的pll，其phase noise的好壞
9 k8 v# L) M& f9 ]' N2 G對於TX端有任何的影響嗎？

因為我看書上的舉例都是RX中，干擾信號與接收的信號被mixer

' }0 ?+ m; L. T& P3 i0 O混波之後，由於干擾信號太強而pll的phase noise又太差以致

snr不足。
& Y4 y8 n* @) m3 A. T7 Z: Z5 t5 D
2 b8 A+ T' }# w所以開頭講的，pll的phase noise對於TX端有規格的限制嗎？

finster

有的,只是要看產品規格屬性有無定義
其中,最主要的乃是eye diagram的定義
" `; b" g$ v4 e, O+ S像SATA, or USB就有明確定義TX的eye diagram要在多少之內
2 a3 P/ v: P/ X3 W: b7 k而有些TX就沒有定義,如Mini-LVDS TX,它就沒有定義其eye diagram
5 q' `# H) R7 x- _( ]! D9 I% L4 g: B因為TX是藉由PLL來傳送data輸出,故而有些產品是藉由eye diagram來間接定義出PLL的jitter要在多少的規格之內

gyamwoo

有的,只是要看產品規格屬性有無定義
其中,最主要的乃是eye diagram的定義
像SATA, or USB就有明確定義TX的 ...
" @7 D; {$ A9 q& `finster 發表於 2009-11-26 09:26 PM

3 i' ~& c: W% h; _) G
聽版主你這麼說，我是可以藉由欲接受我方TX的RX端之規格，去推算TX端的合理範圍囉？
' V' m( y5 m/ B: F: l8 F4 O因為規格上沒有定義關於jitter方面的限制。
以下是對方rx的定義
總頻寬3MHz，子頻寬300kHz
Programmer / Controller Unit
Receiver noise bandwidth 200 kHz
Antenna Gain Tx/Rx 　　　 2 dBi
7 H2 Y* U, o7 D3 pPower Into Antenna 　　　-22 dBm
( a+ j, z, k& M0 N: e1 s/ qTx Power 　　　　　　　　  -20 dBm EIRP
Required SNR 　　　　　　 14 dB
9 I9 b) k' }( ?; T% fNoise Floor 　　　　　　　  -101 dBm
$ H# l6 I* i0 m, ^. q" N6 l* {Ambient noise at receiver input  20 dB above kTB
Receiver noise figure         4 dB
跟傳輸上的耗損
: I; ^* y# r# u* \* eTransmission Losses
7 M% d: j6 V  D/ M% M% ^" l7 E. CFree space loss at 2 meters 30.5 dB
Fade margin (with diversity) 10 dB
Excess loss (polarisation, etc.) 15 dB
# Z) [4 `$ V( F* R# f' eBuilding penetration loss 20 dB

c2467

謝謝大大的分享~知識因分享而壯大！

jojoboy666

這真是一個實用的問題ㄚ！感謝您的分享~~

oric

版主說的有道理~
TX的部份確實比較care eye-diagram的好壞
0 G, h% x' p- x& ~! ]0 e; Sex: rise/fall time, jitter
知識因分享而壯大！

macrohan

PLL noise  在TX方面主要有spectrum emission 决定。如果在FDD系统中，PLL noise 会对TX leakage to RX band 有很大的贡献。