PLL的phase noise對於TX與RX的問題？

gyamwoo

各位好，我想問一下當本地振盪器的pll，其phase noise的好壞
對於TX端有任何的影響嗎？

因為我看書上的舉例都是RX中，干擾信號與接收的信號被mixer
0 {# K7 s. _( [3 V6 N2 h  A
混波之後，由於干擾信號太強而pll的phase noise又太差以致

snr不足。

1 E( V) @/ ?4 Z1 ~所以開頭講的，pll的phase noise對於TX端有規格的限制嗎？

finster

有的,只是要看產品規格屬性有無定義
, x6 X, V- Z' j! D! x! m: r: g! K. Y, y其中,最主要的乃是eye diagram的定義
像SATA, or USB就有明確定義TX的eye diagram要在多少之內
* O  ^% T: e+ B7 y! L+ g而有些TX就沒有定義,如Mini-LVDS TX,它就沒有定義其eye diagram
因為TX是藉由PLL來傳送data輸出,故而有些產品是藉由eye diagram來間接定義出PLL的jitter要在多少的規格之內

gyamwoo

有的,只是要看產品規格屬性有無定義
其中,最主要的乃是eye diagram的定義
像SATA, or USB就有明確定義TX的 ...
5 B4 `- v3 t8 L, U/ U: Yfinster 發表於 2009-11-26 09:26 PM

聽版主你這麼說，我是可以藉由欲接受我方TX的RX端之規格，去推算TX端的合理範圍囉？
$ U0 Q" s8 J- N  K& E因為規格上沒有定義關於jitter方面的限制。
以下是對方rx的定義
總頻寬3MHz，子頻寬300kHz
4 G7 U* k# W! _0 ?: tProgrammer / Controller Unit
$ V6 O# P" I! e' zReceiver noise bandwidth 200 kHz
Antenna Gain Tx/Rx 　　　 2 dBi
Power Into Antenna 　　　-22 dBm
Tx Power 　　　　　　　　  -20 dBm EIRP
Required SNR 　　　　　　 14 dB
Noise Floor 　　　　　　　  -101 dBm
5 v1 q. N6 u7 W/ E8 h9 mAmbient noise at receiver input  20 dB above kTB
Receiver noise figure         4 dB
; X& `- F- h/ [) L4 x+ O+ j跟傳輸上的耗損
  n+ o5 r6 n' vTransmission Losses
Free space loss at 2 meters 30.5 dB
Fade margin (with diversity) 10 dB
. \# G5 ~6 v. {1 _; M- OExcess loss (polarisation, etc.) 15 dB
: Y4 {6 S; j1 x. C0 o# U8 oBuilding penetration loss 20 dB

c2467

謝謝大大的分享~知識因分享而壯大！

jojoboy666

這真是一個實用的問題ㄚ！感謝您的分享~~

oric

版主說的有道理~
TX的部份確實比較care eye-diagram的好壞
ex: rise/fall time, jitter
知識因分享而壯大！

macrohan

PLL noise  在TX方面主要有spectrum emission 决定。如果在FDD系统中，PLL noise 会对TX leakage to RX band 有很大的贡献。