PNP-B J T => LVS認不到...

layoutarthur824

請教各位高手
0 c& E4 k. n: \製程: D35
元件: PNP
8 B" m( }  @+ K% W" ~( ?2 B個別跑LVS時都可以過
* Q/ O  o" L4 Q* b$ M可是兩顆放旁邊時LVS則不會過 有人可以幫我解決這個問題的嗎?
  p. j5 x1 r0 S5 x" I* d雙方的B腳是接地端
% d& m0 }: \& g' c1 `1 K另外也請解釋一下這是什麼原理 為什麼不可以這樣接
# F6 H- e8 v- l$ I+ X; w/ y( l我最後是想要實現底下的串接法~
感恩
  q, e/ l6 U% x' D) s$ z
2 r% U0 V* |3 O. q[ 本帖最後由 layoutarthur824 於 2009-10-3 10:14 PM 編輯 ]

layoutarthur824

以上可能是我問題問的不是很清楚
1 k, E& Y% z" s0 n8 K# q這個是我提出的問題詳細說明
" j7 \( J" G/ M! ]$ Y如副檔請各位高手幫個忙囉
9 J/ {% y8 E5 R; s謝謝

[ 本帖最後由 layoutarthur824 於 2009-10-5 04:55 AM 編輯 ]

motofatfat

難以解的問題
& I/ i4 {$ g- E9 C. d有2個方向來看
' t1 ^* q; e! |2 x一方面可能是 你的 netlist pin 腳 對應問題
7 C' Q: x) u- |4 S, S0 t從圖看來 有箭頭ㄉ是 E  中間 橫線接地的 是 B 而另外一邊是C
看看你ㄉ layout 與 netlist 是否市 這樣街ㄉ
5 ^2 T8 w8 r+ j1 @: y; B+ S由於P+ 會透過 P_SUB 連接 所以現在多用 一個 PSUB2  來區隔
7 x& U) v! A+ W5 z用N_WELL 隔離 也有 相同效果
7 i6 Z. ^4 V6 f+ A# _7 W
一是  command file 你ㄉ BJT 是否有加 bjt dummy layer
如果沒有可能會形成 自然ㄉ BJT 導致 LVS error

skeepy

CC是P+所以跟GND不可分,除非每一顆單獨ISO才能串接.

layoutarthur824

除非每一顆單獨ISO才能串接.
你說的單獨ISO是指??
D35串接PNP要怎樣才能單獨ISO呢?

wiwi111

外圈的 psub(C0,C1) 電性上是只能接到gnd.除非你有twin well,也就是有Pwell 把C0,C1 端隔開(即ISO)才能都認到.

12345

一般製成都只有一塊地（sub),一般就是用psub2騙過LVS,那只是區分GROUND,實際上所有地都接一起(也就是0電位,透過sub都接在一起),不然ERC會有SOFT CONNECT ERROR

你要那樣接LVS還是可認出來(要看command file怎寫的),但是會有ERC ERROR(SOFT CONNECT),實際上是接錯C0會透過SUB接到C1,若是蓋上PSUB2,LVS會對(騙過他),可是那顆IC做出來應該就不work了.

假如製成有NBL或DNW或twin well才能那樣接,也就是能割出獨立的PWELL,就是會圈一圈nWELL,在墊一層比較深的同type的well(NBL,DNW,twin well),這樣就會割出一塊獨立的PWELL( ISO PWELL)
6 }5 `1 `. r4 l( v6 R; a
LAYOUT不是拿來就畫,文件看清楚,有空去看看剖面圖,command file.
$ G. }! K" U/ c7 d, v$ W. d7 O
/ q1 C& s! z6 s[ 本帖最後由 12345 於 2009-10-6 11:38 PM 編輯 ]

jian1712

是dbh035么，用DNWELL OR DEEPN 和nbl隔离起来，不然啥招都没用

semico_ljj

没有单独的Well 隔离！

moneling

原帖由 wiwi111 於 2009-10-6 09:46 AM 發表
! v' A, \. T# i9 h# [  [外圈的 psub(C0,C1) 電性上是只能接到gnd.除非你有twin well,也就是有Pwell 把C0,C1 端隔開(即ISO)才能都認到.

( P! o$ h7 l- \: Y上面大大說的很對~簡單來講~ 你BJT選錯了~你不能用這種寄生的BJT來做串接使用~ 建議改用垂直的BJT
% u+ X* z5 i4 u3 a3 z. ~% o# g這種的BJT 它的 C 端一定都是接在 P-sub ~ 所以就layout 來看所有 BJT 的 C 端 都會接在 psub 上
你可以直接把你附的檔上的BJT剖面圖~都貼一起~ 你就會發現 P-sub 都是同一個區域 的,
' h6 A; f9 I3 {誠如其它大大講的~ 不然你就得選那種製程是可以區分 p_sub 的 ~ 不然即使你使用 dummer layer 讓它認得到 ~ 最後還是不會工作的

clarkhuang

小弟借由 此問題 回覆請各位前輩們看我的說法對嗎?
5 E$ q1 a0 |0 ]; T& t; G
9 G0 u; t6 a7 @3 k: u如果 上圖我在每個BJT上 都圍上 NTAP  是否可行呢??
: F2 A2 p/ }3 b+ l
1 Z. E) `' O1 b8 `" H感謝

jian1712

D35到底是哪家的工艺，我为什么上传不了图片，难道是我发帖太少了么

fabc

C极只能跟psub等电位，需要单独的pbody,也许需要nbl给隔出来，这个在纯cmos工艺很难实现了，是你们的designer对工艺不够了解，让你受苦了，不过你的cross_section 画对了，怎么没看出那些C极是软连接短在一起的