Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Layout設計討論區 › PNP-B J T => LVS認不到...

查看: 10522|回復: 13

[問題求助] PNP-B J T => LVS認不到...

[複製鏈接]

layoutarthur824

電梯直達

1^#

發表於 2009-10-3 22:03:36 | 只看該作者回帖獎勵

|倒序瀏覽 |閱讀模式

5Chipcoin

請教各位高手
製程: D35
元件: PNP
個別跑LVS時都可以過
可是兩顆放旁邊時LVS則不會過有人可以幫我解決這個問題的嗎?
雙方的B腳是接地端
另外也請解釋一下這是什麼原理為什麼不可以這樣接
我最後是想要實現底下的串接法~
感恩

[ 本帖最後由 layoutarthur824 於 2009-10-3 10:14 PM 編輯 ]

附件: 您需要登錄才可以下載或查看，沒有帳號？申請會員

最佳答案

2k62k62k6

查看完整內容

以上大大說的都沒錯不過卻都沒針對D35的製程回答,只有說明為要用什麼東西這樣並不能快速解決他的問題上面其他大大回答的我就都不贅述了 BEC腳仔仔細細的看"馬的"檔一定會寫到裡面的一些製程檔我看到了你ㄉ問題了加油我也遇過這問題還有一個方法就是 LAYOUT畫到會過就好了如果不行不要用這架構了這擺明是不能的請換架構我跟上面大大回答的ㄧ樣 D35不行用你那個架構 ...

分享到: QQ好友和群 QQ空間 騰訊微博 騰訊朋友

收藏0 分享頂0 踩0 分享

回復

使用道具舉報

2k62k62k6 2k62k62k6 當前離線積分 175 IP卡狗仔卡	2^# 發表於 2009-10-3 22:03:37 \| 只看該作者提示: 作者被禁止或刪除內容自動屏蔽
2k62k62k6 2k62k62k6 當前離線積分 175 IP卡狗仔卡
	回復使用道具舉報顯身卡

layoutarthur824

3^#

樓主| 發表於 2009-10-5 04:54:20 | 只看該作者

這個是我提出的問題詳細說明

以上可能是我問題問的不是很清楚
這個是我提出的問題詳細說明
如副檔請各位高手幫個忙囉
謝謝

[ 本帖最後由 layoutarthur824 於 2009-10-5 04:55 AM 編輯 ]

本帖子中包含更多資源

您需要登錄才可以下載或查看，沒有帳號？申請會員

回復

使用道具舉報

motofatfat

4^#

發表於 2009-10-5 09:52:19 | 只看該作者

難以解的問題
有2個方向來看
一方面可能是你的 netlist pin 腳對應問題
從圖看來有箭頭ㄉ是 E  中間橫線接地的是 B 而另外一邊是C
看看你ㄉ layout 與 netlist 是否市這樣街ㄉ
由於P+ 會透過 P_SUB 連接所以現在多用一個 PSUB2  來區隔
用N_WELL 隔離也有相同效果

一是  command file 你ㄉ BJT 是否有加 bjt dummy layer
如果沒有可能會形成自然ㄉ BJT 導致 LVS error

回復

使用道具舉報

skeepy

5^#

發表於 2009-10-5 16:30:13 | 只看該作者

CC是P+所以跟GND不可分,除非每一顆單獨ISO才能串接.

回復

使用道具舉報

layoutarthur824

6^#

樓主| 發表於 2009-10-6 02:38:21 | 只看該作者

回覆SKEEPY大大

除非每一顆單獨ISO才能串接.
你說的單獨ISO是指??
D35串接PNP要怎樣才能單獨ISO呢?

回復

使用道具舉報

wiwi111

7^#

發表於 2009-10-6 09:46:30 | 只看該作者

外圈的 psub(C0,C1) 電性上是只能接到gnd.除非你有twin well,也就是有Pwell 把C0,C1 端隔開(即ISO)才能都認到.

回復

使用道具舉報

12345

8^#

發表於 2009-10-6 23:02:33 | 只看該作者

一般製成都只有一塊地（sub),一般就是用psub2騙過LVS,那只是區分GROUND,實際上所有地都接一起(也就是0電位,透過sub都接在一起),不然ERC會有SOFT CONNECT ERROR

你要那樣接LVS還是可認出來(要看command file怎寫的),但是會有ERC ERROR(SOFT CONNECT),實際上是接錯C0會透過SUB接到C1,若是蓋上PSUB2,LVS會對(騙過他),可是那顆IC做出來應該就不work了.

假如製成有NBL或DNW或twin well才能那樣接,也就是能割出獨立的PWELL,就是會圈一圈nWELL,在墊一層比較深的同type的well(NBL,DNW,twin well),這樣就會割出一塊獨立的PWELL( ISO PWELL)

LAYOUT不是拿來就畫,文件看清楚,有空去看看剖面圖,command file.

[ 本帖最後由 12345 於 2009-10-6 11:38 PM 編輯 ]

回復

使用道具舉報

jian1712

9^#

發表於 2009-10-12 17:58:31 | 只看該作者

是dbh035么，用DNWELL OR DEEPN 和nbl隔离起来，不然啥招都没用

回復

使用道具舉報

semico_ljj

10^#

發表於 2009-10-13 09:39:49 | 只看該作者

没有单独的Well 隔离！

回復

使用道具舉報

moneling

11^#

發表於 2009-10-13 11:00:02 | 只看該作者

原帖由 wiwi111 於 2009-10-6 09:46 AM 發表 4 N( n4 y! X' ~$ X7 Q; F% X' Y
外圈的 psub(C0,C1) 電性上是只能接到gnd.除非你有twin well,也就是有Pwell 把C0,C1 端隔開(即ISO)才能都認到.

上面大大說的很對~簡單來講~ 你BJT選錯了~你不能用這種寄生的BJT來做串接使用~ 建議改用垂直的BJT
這種的BJT 它的 C 端一定都是接在 P-sub ~ 所以就layout 來看所有 BJT 的 C 端都會接在 psub 上
你可以直接把你附的檔上的BJT剖面圖~都貼一起~ 你就會發現 P-sub 都是同一個區域的,
誠如其它大大講的~ 不然你就得選那種製程是可以區分 p_sub 的 ~ 不然即使你使用 dummer layer 讓它認得到 ~ 最後還是不會工作的