|
Critical SoC Techniques for 1st Silicon Success
2 j$ P/ k( t6 U' t5 I! j+ W第一次就量產成功所需的關鍵SoC技術
! f! l3 y; b& G2 f9 u i0 m$ b+ h6 k/ @
消費和通訊市場的發展日新月異,市場競爭日趨激烈,其中產品性能不斷提升和功耗不斷降低是主要推動因素。對於在智慧型手機和平板電腦上實現最新的3G和4G應用內容而言,這些性能特性是必不可少的。
6 A9 ?) G4 X( v2 n' v9 {, n( K3 \* ? h
當話題轉到先進製程,許多晶片設計人員就會發現,要為此類先進應用提供所需的下一代性能、面積和功耗管理,他們也面臨著各種挑戰。
; `, t/ U1 K- x1 o4 Y9 [! v" f- b J" `$ e' y* B: Y) t
•性能目標不斷提高、漏電流也同時不斷升高、功耗要求持續降低,令設計工作日趨複雜。
: n, r% q- J2 u0 Z5 J•低耗電模式意味著喚醒時間慢,並可能造成存儲狀態流失。
7 o! k8 t7 u) B" R+ H/ D•新的性能和功耗管理工具可能需要專門客制化的實現技巧,因而就拉長了設計週期。1 H' M, g, e m$ {# x' h1 N
•為優化系統性能需要多次進行反復設計,因而推遲了產品的上市時間。 [: R8 t1 Y8 U# e9 B* D; j1 V* o
•先進製程設計變得更為複雜,Sign off週期延長,測試工作變得更加困難。
, Y9 Z3 q6 }) g1 }' P1 j" k9 D3 Y; K( X7 w" k% Q1 e
上述這些設計困境使得設計週期延長、量產時間推遲,導致市場占有率減少、收益降低。但我們可以減少這些設計難題! ARM舉辦的“第一次就量產成功所需的關鍵SoC技術”研討會將為您提供各種有價值的資料,幫助促進SoC設計成功。該研討會將探討先進IC設計和製造所面臨的各種挑戰和解決方案,其中包括:
* Z* C* N+ O( u: W. {1 S* q+ Y& A+ W* Z4 X
•在達到最高頻率之下,仍然可以進一步降低功耗。& A, O3 g6 ?3 w4 K
•如何降低SoC的動態和漏電功耗、降低回復正常操作模式所需的時間與功率及資料存儲之間的平衡,包括多電壓供電技術、DVFS等。) V+ |3 {, M0 I4 h" E0 c2 ~ r
•如何採用行業標準的EDA流程預測SoC性能,縮短設計週期。
7 O" h0 W- e7 g•如何從SoC設計環節開始提高產品良率。
9 z. E8 `' ^- P! Q" c•如何驗證低功耗和multiple timing corners sign off.1 n7 b+ q6 \+ e4 B
•快速實現一次量產成功的 “必備”技術。( r" e8 u0 O1 m$ z/ H" E
* ]. r J* `1 X. p2 ~ f* p
作為一名先進製程晶片設計人員,必須始終以最低功耗和最高性能作為SoC的設計目標。但製程不斷演進,為SoC設計帶來了前所未有的複雜和困難。您在開始下一項新設計前,請務必瞭解和掌握最新的制勝法寶,從而克服各種困難,設計出與眾不同的SoC,並縮短產品上市時間。立即註冊,參加ARM的“第一次就量產成功所需的關鍵SoC技術”研討會。 |
|