Virtuoso 做 CDLout 遇到的問題!!!

shangyi

一般使用composer畫完電路後 可透過CDLout將schematic轉出netlist file

再進行Hspice模擬  在CDLout設定時 其Netlisting Mode

; j' g& K% K+ x* y4 I& Q的設定中可以選擇 Analog 與 Digital模式 並勾選 Run in Background選項

; i4 `( V# I7 K: ~7 T但是我的 Analog選項被disable了(如圖1) 這會造成我使用 AnalogLib 元件(使用auCDL檔)

所畫的電路無法轉出 請問有人知道如何把這個選項enable起來嗎?
- \* ~' k; c. G" n
$ w. g1 }; Q9 k6 Y另外 在CDL轉出後 電阻被轉出的格式 為 Rx node1 node2 ohm $[py] $w=1 $l=100 (如圖2)
' C; Y' Z1 h% ]6 |
請問要如何更改輸出格式  讓電阻轉出格式變成 Rx node1 node2 py w=1 l=100 $ ohm

敢請高手賜教  在此先行謝過!!  <_O_>
; a  Z# r% g8 [( f# S
2 ~6 @7 M2 r$ g. {2 l
& S* I. D; l- W* D" q( i5 z

cmyangf

你要設你cshell的環境變數. 不過我忘記式哪一個變數了. 我找一下在跟你說. 設完之後, 你的default 就會變成analog. 要不然每次都要重設.

rockmen40

電阻轉出格式好像只能轉出後再手動更改，裡面好像沒有辦法做更動。