設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Layout設計討論區 › 請問layout後的電流
返回列表 發新帖
查看: 9660|回復: 15
打印 上一主題 下一主題

[問題求助] 請問layout後的電流

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2011-5-6 16:35:27 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
您好
# u7 T- T4 f" i" Z1 k% E1 w' N8 C4 _8 S* _
我設計完一顆opa(cascode_opa)1 _' ^- {, c- Z% o( y- B' `
pre_sim時，輸入端上方的主電流是40uA2 F6 J8 F8 l0 J$ g3 t1 w) y
差動端電流各20uA
, H% v/ t" P" `& V7 I
, V& e' f! `/ c( ]3 w但是pro_sim後的主電流卻變只剩10uA
; @; M% m; Y! @$ g0 `' W! r. h差動端只有2.5uA
. ~9 K7 K# M" y- f# l' r5 B4 J) Z& w; N- P) a! k( M% }
請問這是layout上的問題嗎?, z7 X6 H1 A( \& d! G8 E4 H
po一張部份圖請教各位!
6 m1 Z/ O3 r4 [, |5 Z: o; T3 {- [
+ e# q; ?9 e; ?8 T" W( Z下面是差動開關
2 m# {* _# H5 f9 V% G$ J1 e8 g上面中間是主動流源

本帖子中包含更多資源

您需要 登錄 才可以下載或查看，沒有帳號？申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂1 踩踩 分享分享
回復

使用道具 舉報

2#
發表於 2011-5-6 18:37:53 | 只看該作者
那RE LAYOUT吧，POLY當導線是可以，但是用在OP，，考量點會不同，還有蠻多可以改善的。
回復 支持 反對

使用道具 舉報

3#
發表於 2011-5-7 00:06:34 | 只看該作者
不知道你有沒有電路圖跟他的size
4 }2 W% F3 t/ `5 E$ _* `- x! i# s* o; _% c" t9 T9 p
有的話可以貼起來，小弟實力還不夠，) ~; p3 l6 h+ v! Y- U/ u2 H1 p$ ^
+ d; S! u# ?) R  z: l
需要電路圖跟他的size才可以做一些比對，謝謝。
回復 支持 反對

使用道具 舉報

4#
 樓主| 發表於 2011-5-9 16:08:40 | 只看該作者
那RE LAYOUT吧，POLY當導線是可以，但是用在OP，，考量點會不同，還有蠻多可以改善的。 ...) i9 d, z) d3 y1 Z4 }
ONLYFLYSKY 發表於 2011-5-6 06:37 PM

* @) D  h4 x( ]( A5 y1 N  W9 y) {9 @* g+ \0 X
% }- I* O% _) K& z! k' h

& a  }% l. P8 `* V: B5 P) ]; ^( u6 x/ O6 {. \

$ ^2 H% p8 [$ {2 _8 t; X+ A您好2 V+ l! a4 l( s: j1 {6 R7 a& J+ |

( W# x2 o' v( o& I  A一開始沒有注意到我用到poly連
% V* u7 @, S. m1 q7 L; T* _3 }$ T6 D/ l) I2 t& a2 l; ]
但後來我把gate端的地方改用metal連接，可是好像沒有比較好耶!
6 n. w) s4 e0 c結果是一樣的~
* x: R# r3 D8 p+ P( ^, I8 k# c9 k9 ~# X9 t6 J- G
可以給個建議嗎?(應該不至於會差到這麼大)$ l3 [! Q% N- q$ y# S
$ `$ @4 f* O8 V) R! N  P
而這種layout排法我是參考一本交大電資，所教導的佈局方法!
回復 支持 反對

使用道具 舉報

5#
發表於 2011-5-9 17:13:18 | 只看該作者
你好小弟不是RD,我認為LAYOUT影響的不大  l0 d- F/ N/ v, p7 p
不過看一下LAYOUT我覺得可以把GUARD RING上端處加粗畢竟從MOS的角度來看若是希望MOS DRIVERING能力夠強,則會加大他的WIDTH
9 K7 o9 x, k' I) u. m但是光加大MOS,但源頭不夠粗相對IR DROP則也會比較大,若還是沒差很多看你LAYOUT並沒有其他會影響結果很大處: [0 R7 j% G+ e- E5 _

* u. J$ M0 B8 o( F* r# w6 g以上是小弟的淺見,若沒幫助還請見諒
回復 支持 反對

使用道具 舉報

6#
發表於 2011-5-9 17:18:53 | 只看該作者
抱歉剛英文打錯是driving 不是drivering
& O+ D! F* l7 T+ I7 L4 o+ X
  t% @& P3 Z! J9 @RD給我的觀念
( `- {+ f3 \- |* H4 }
: {( @# D4 |) R->GATE不吃電
回復 支持 反對

使用道具 舉報

7#
 樓主| 發表於 2011-5-9 19:23:34 | 只看該作者
抱歉剛英文打錯是driving 不是drivering
+ g4 B. h. y% ?5 c5 \
# [2 Z0 @- z7 r0 U6 ~$ IRD給我的觀念
, O0 f; P6 G) I4 u3 r& r) N2 h* k( _5 H
->GATE不吃電; p6 u+ o- k+ z- o" v% I
h2off0202 發表於 2011-5-9 05:18 PM
# S2 h) G% ~7 p: @
0 U' w( n1 z- F( t8 M

2 v/ n: s" r% L% z# _% h7 K  z7 s您好
5 F4 p8 `* b4 m$ Q5 S' S+ ~& v5 m! b, @6 \1 E2 w
所謂的不吃電是指不吃電流是吧?
( i0 ?( Z5 }/ {這個我清楚
, x7 M& a5 v' s: j
, x/ k. S4 T$ g; k2 C所以說再prosim時vdd就要加大來試嚕?' k$ g- ?! ~/ V. Y: e3 x. q
我試看看!$ r& b9 E9 @; D9 |# T' A8 f

( s$ x. j! c5 E0 o) u+ [7 A目前正改架構
# I2 i* [' Z: h' A* o: \
* f! p  t& L% Z  t8 [7 w% ~. q謝謝您3 ^! c$ Z' A% S5 k1 |+ X
若有更新的想法也麻煩您
回復 支持 反對

使用道具 舉報

8#
發表於 2011-5-10 11:59:23 | 只看該作者
不Match  容易受製成變異影響
回復 支持 反對

使用道具 舉報

9#
 樓主| 發表於 2011-5-14 12:17:12 | 只看該作者
回復 8# shkao0201
. `: y$ D0 Q' `. h4 g/ N% Y- w. x* [& H: l1 O: F
3 [9 c3 `) t# ?5 t
- K2 |7 y; m- C7 V9 D! W$ u7 f% a0 D
9 o; c5 X# j" W, V5 S$ t$ ?
    可是我現在的問題是layout後的電流變好小!
回復 支持 反對

使用道具 舉報

10#
發表於 2011-5-14 20:45:11 | 只看該作者
Power 是否給足夠?Routing Metal Width 足夠嗎
回復 支持 反對

使用道具 舉報

11#
發表於 2011-5-30 20:56:37 | 只看該作者
回復 4# bernie820 $ M* g/ Z* [1 K( ~

  ]& T- r' o4 i" A3 Z( R2 x5 m
* F8 W/ Y( ]& _2 @    嗯，說真的，
7 [2 g( V. ^$ h4 {  ?, m$ J; D該要圍的地方沒圍，\
8 d8 W  g0 v; g  ^6 y# V重要的結點是否將電流供應量考慮進來，--->線經大小影響你的輸出/入電流，
4 |# j4 O% l" f3 B: r電源供應量是否足夠，
6 e' @3 \, T9 E$ |
& Z1 N- |. a% [拿到的參考資料是多久之前的資料，2 f) l1 F3 c" B) q6 i
參考資料是否符合目前您所用的製程，
3 z7 c* a; _" D$ r- _7 f) Z5 i' h/ x
對於目前使用的製程，所選用的材質參數是否有考慮進來。
- s9 r5 s# M: H: U( I: O/ V# O+ j1 E8 N3 T7 I& [9 j; p, ?
請再付上您的電路圖。
4 \0 ]0 f$ {% E, L
% }6 R- n7 ?( @5 ]: M) U( T) n以上觀點，參考看看。
回復 支持 反對

使用道具 舉報

12#
發表於 2011-6-1 20:21:28 | 只看該作者
回復 6# h2off0202
+ d8 T2 e8 `& A1 o, E. j% a1 ~& o. J3 ^1 @: O
; B5 n. K' E4 U8 R3 z8 I2 v3 R: N
    您的講法有誤點，
. ]& D3 G' ]; p" Q) g
! [5 H" p& B, `% cPOLY不吃電，那意思是用POLY當電阻時也不吃電囉，那POLY電阻畫大畫小都沒有差囉。* j4 t! Z: T7 H' j9 s" O* [

( l. j, Q. Y4 j8 k! P: g+ JPOLY電阻是會吃電的。
! P8 t# P: n7 W/ d" Z3 {% T7 \4 G5 n( ~. w2 S: }0 f" Z( Y
不吃電是指，當MOS元件在不導通時，SD間經過的電流受到GATE的控制而不會有所謂的能量的消耗，而對於大元件的MOSPOLY的阻值是有一定程度的傳導速度影響，要怎麻解決請照一般的COMMAND SENCE來解決。, Q6 a3 \4 i. o% ~0 `" o

9 q4 P3 D0 n* @4 `. L1 D6 Y+ n$ w吃電，這名詞，我的感覺並不是單指所謂的電流或電壓，而是能量，P=V*I。----->這基本電學有教。
回復 支持 反對

使用道具 舉報

13#
發表於 2011-11-24 19:11:36 | 只看該作者
我也覺得power 太小 能不能鋪上一片VDD去跑post-sim
回復 支持 反對

使用道具 舉報

930709
14#
發表於 2012-5-12 21:45:06 | 只看該作者
你的製成是什麼的阿?很不一樣ㄟ!!
回復 支持 反對

使用道具 舉報

930709
15#
發表於 2012-5-13 20:48:48 | 只看該作者
謝謝大家的分享!!小弟會虛心受教!!
回復 支持 反對

使用道具 舉報

16#
發表於 2012-5-21 10:14:22 | 只看該作者
你的METAL 有二層可以畫~~所以在上面一排SOURCE 端鋪METAL2 接POWER,要粗最好是MOS WIDTH 的一半" o3 {0 h/ [5 m
6 Y% T; }9 ~4 W( @* P9 W2 \
下面那一排MOS OUTPUT鋪METAL2輸出,一樣是MOS WIDTH 一半 & w4 S: C3 A% u$ d* O

6 ~" L! t4 y2 r! d試試看~~
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-3 03:45 AM , Processed in 0.136017 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表