Verilog testbench直接載入BMP檔

walltsou

最近在做FPGA影像處理。發現測試影像載入沒有好方法，自己寫了一個。發表在自己的部落格上
5 P8 ]7 j) E' t' Dverilog中讀取BMP檔
4 U4 M. l9 ^5 K" {& Y# w程式碼如下：

1. module test;
   
2.   integer fileId, i, cc;
   
3.   reg [7:0]  bmp_data [0:2000000];
   
4.   integer bmp_width, bmp_hight, data_start_index, bmp_size;
   
5. 
   
6.   initial begin
   
7.     fileId = $fopen("gray.bmp","rb");
   $ n. q7 [6 f% u) M0 V1 O
8.     cc = $fread(bmp_data, fileId);
   ) o. s7 I) l2 ^' E: }
9.     bmp_width = {bmp_data[21],bmp_data[20],bmp_data[19],bmp_data[18]};
   0 y" b8 `# P  ]0 K7 m
10.     bmp_hight = {bmp_data[25],bmp_data[24],bmp_data[23],bmp_data[22]};
    
11.     data_start_index = {bmp_data[13],bmp_data[12],bmp_data[11],bmp_data[10]};
    
12.     bmp_size  = {bmp_data[5],bmp_data[4],bmp_data[3],bmp_data[2]};
    
13.     for(i = data_start_index; i < bmp_size; i = i + 1) begin
    
14.       $display("%h",bmp_data[i]);
    9 _5 v9 u, q4 F9 e7 L6 U1 }
15.     end
    
16.     $fclose(fileId);
    & F7 v: A. h" V( |# j1 a# |
17.   end
    
18. endmodule

複製代碼

資料格式沒有解開，要用自己排。

fufu1119

感謝分享, 有機會也來試試看, 我之前是將圖檔轉成文字檔, 然後在讀進系統做模擬使用.

alfred99

Thanks a lot!!
& ?" Q& |# k" C+ U# r6 S學到東西了!!

KaiChuinLim@FB

注意讀到的影像是反的(下至上, 右到左)