|
回復 #11 ianme 的帖子
版主您好:
: a( X9 h: S% _$ O1 F" T/ u5 x2 N. A& _, ^3 j: M
嗯...我承認年輕時金庸小說看太多...借個金庸大師常用的句子:% D+ b( n. [7 ~- A4 j' X$ K
"照啊!"...這的確就是我想表達的意思!!7 }# b% n# K9 R8 z+ K5 C+ v
7 f4 H/ V& h6 ?: oTSMC 0.35 um CMOS製程沒有NPN的model, 這個我的確知道的.) o% @5 j+ H% O8 x% g2 Y
在我幫學弟弄之前, 我有先去找過model檔和LVS command file等相關檔案,
) ?. ^- w5 p& O; ~的的確確沒有NPN的model哦!& R" u% C% E1 U# p2 t2 d% Q
; f9 d2 E' X9 X0 o另外, 關於latch-up的model...我的意思其實與latch-up本身無關,
3 a3 h. R9 V+ S4 E; K ?# m5 K! @7 n我只是想說, 在CMOS製程裡也是有類似像latch-up model裡面那兩顆寄生BJT的架構存在,
; @( q2 Q# n% |0 f/ G" c: u# F那麼我是否也能用類似於PNP的做法來做一顆NPN呢?
! F( c; k4 N# D# `6 v9 @/ I% X, q我自己想的架構其實也像isnme版主一樣, 只是沒有經過求證而已.
9 ?7 @$ X( `9 T其他幾位版主的回答及討論我也都瞭解, 這個問題本身其實並不複雜...與latch-up也沒有關係,
- Y( [. {$ i! l" |簡單來說, "純粹只是為了滿足我們老師的慾望而已!"
7 y! E/ {' {8 ^% Q9 J& F就這麼簡單! 呵呵...阿我已經從各位先進的回答裡面得到答案了...
! Z4 ^8 ?" ?6 m5 z# u感恩啦!!. R, W, w2 b' Y8 D+ a* h. F
6 F1 C5 V' I. ]) J- A; W幾年前我尚在業界服務的時候曾經畫過BJT, |; C, P. @- n. g
雖然頻率不高, 但大致上的架構也還記得.
3 x! U, c# e7 g! ?3 E2 p+ k+ R所以之前老師叫我幫忙學弟看看BJT在Layout上怎麼畫,
4 X. R( F" T+ d( Q) ?可是因為當時業界用的製程不像現在用的TSMC 0.35這麼...pure CMOS,) p0 S( d1 P% M, }6 x
所以用到的製程都是可以做PNP及NPN的BiCMOS製程,
6 N) H! m: H [. E) }) f當時也不懂(以前唸的並非EE相關科系), 想說BJT不就都能做嗎?/ {3 {) t! m/ H
後來到了現在的實驗室, 實際上我也才是碩班第二屆而已,
! C! O8 {, B0 d因此發現實驗室裡面很多東西都很..."返璞歸真",
2 N( a6 ] [1 R' ~; P什麼都沒有, 什麼都要自己來, 許多flow都要自己建立起來, 要到處去取經...等等...
! n3 J- _& f2 b7 X# B7 u$ e. ^( q; \- h( V* K2 o' Q9 z: S
當然, Layout絕對需要理論基礎, 與小畫家肯定是天壤之別,4 i: L6 F. I* o5 d0 V2 q5 |0 m
而我想這也是為什麼業界有些公司一看到非EE相關科系畢業的人來求職的時候,
& u5 T6 J; v& T: f+ f1 gresume連看都不看就reject了的原因吧.
! U9 V# i7 F0 ]2 e! T& N而這也是為什麼我踏上這條路的原因...
: e4 N/ q d7 b& U* X) H: H2 c. D我只能說...這真是有夠辛苦..., E# ?+ z2 b" b: Z" i, R
+ S% M+ g' M8 j- O# R/ K從各位版主這裡學到了很多東西呢!
5 j( k1 X- O' h% t/ o t, q希望自己也能早日為大家貢獻點什麼...
. m. d) O/ _+ ?2 u$ {) `5 V9 f9 w) _% _
謝謝各位先進的幫助!! |
評分
-
查看全部評分
|