verilog clock generator question

jyunwei

Hi
  I8 R; C* N- J+ c
7 o$ X/ }/ `' jMy clock generator is as follow

3 A! B4 X" b9 R0 R) o`timescale 1ns/10ps

0 c! N. @- i7 j1 l3 x`define period 15

- ]2 o8 {' {* z6 w& ~module test();
reg clk;

( I4 r. Q! Z: k5 l3 a8 a* Binitial begin
$ r, Q1 ~+ B5 i2 ?) Iclk = 0;
0 _9 K& p, Q! p: d3 X4 b$ E( _forever #(`period/2) clk = ~clk;
. \$ ^, e5 D. F1 J" `end
( q% s* a8 I+ b5 `

But i check the waveform the clock period is always 14ns.

; |) H% ^5 Y: x; TCould anyone help me the question ?

Thanks

endmodule

card_4_girt

抱歉！
我好像誤解了你的問題
真正原因應該是x/2的分母是整數，所以結果也會是個整數
剛跑個例子試過
2 `" D% Q; D0 f, @' T; I/ G也許應該要改成
forever #(period/2.0) clk = ~clk;
或
2 M* K3 h2 \1 h/ s  B" V+ ^forever #(0.5*period) clk = ~clk;

: c+ Z; f/ [' V  g' Q不過精準度應該調到100ps就可以了，不用10ps
0 p" S% Y9 U! A* ?也就是 `timescale 1ns/100ps

如果還是沒辦法解決，就去找看看怎麼定義半整數，或是就乾脆改成period/2是整數的格式

card_4_girt

verilog好像不能這麼做
因為你的period = 15
當使用period/2時，他也只能取最接近整數
( F) I5 j8 _) j, n7 j0 C所以就會造成你說的這個現象(period/2 = 7而不是7.5)

2 x. @0 A- ^( I& S" U網路上是有人做過週期2N+1的波形
建議你先去爬文看看
4 d& ^1 H2 r$ S# Q* u0 u+ }! @這種半週期N+1/2因為含有半整數1/2的部分，要事先做處理

或是就乾脆改程period=14也比較簡單

( V  W$ C3 Z0 x" H) a# W: q4 Y0 P不知大大有何理由一定要讓period=15不可？