brief for Cortex-M0/M3 Logical Validation Implementation

sinoicboy

├─doc
/ X% M% h; {: r* D( e& D& [│  ├─Cortex-M0_TechnicalReferenceManual_Frame
│  │  └─graphics
" {2 @% j1 m1 v& s# u% X; M8 ~│  ├─Cortex-M0_UserGuideReferenceMaterial_Frame
7 [! Q4 o; R! @1 g, Y, L6 s' F2 }│  │  └─graphics
1 Q) U. p; E* a" r│  └─Cortex-M0_UserGuideReferenceMaterial_XML
│      └─graphics
├─implementation
* ^8 [8 c, ?* d, l8 \2 j4 a  t│  └─vectors
6 n8 Y# d9 N' t  {│      ├─CORTEXM0IMP
│      │  ├─crf
│      │  ├─srpg
│      │  └─tbench
│      │      └─logs
, T4 X0 O* w1 p( ?: o* ?│      ├─CORTEXM0INTEGRATIONIMP
+ c) d! [. Y1 t9 s+ ~3 i' G' |│      │  ├─crf
│      │  ├─srpg
; L7 m* H" ]% r+ _│      │  └─tbench
! c+ A2 y+ h" s+ V! A1 f0 f│      │      └─logs
: s# d/ x  ]7 ]0 L5 Q( E│      └─tools
) Q/ B$ ^- e! j8 Y│          └─VerilogCrf
5 f9 M6 R! S1 r├─integration_kit
% l% i! N7 O! K- o0 q│  ├─logical
# k( ]! q2 o7 v# i# v│  │  ├─cm0ikmcu
│  │  │  └─verilog
. s& A6 ^; j& I# J" \& j) w1 \│  │  └─tbench
│  │      └─verilog
7 z% N% h, k2 T3 t; z│  └─validation
" F* P5 m% [$ c4 {│      ├─glogs
│      ├─logs
1 U' Y9 ]3 ], ^2 N9 z) P7 u" O│      ├─mdk
0 N" V% z: \. X* @, g" r│      ├─srpg
5 K& O" c3 C, a4 v│      ├─tests
1 Z. ^: _$ O2 V  h  \0 |│      │  └─CMSIS
│      │      └─Core
│      │          ├─CM0
│      │          └─Documentation
│      └─vectors
2 B/ b( g, a7 v1 v6 o├─ipxact
! l8 J  h% c: M│  ├─busdefs
( d  J2 e7 i7 |│  │  ├─amba.com
9 y4 c* D7 h' R! o│  │  │  └─AMBA3
│  │  └─arm.com
( d+ M/ k; M2 N- ^8 T│  │      ├─CoreSight
│  │      ├─Cortex-M0
│  │      └─CortexMCores
│  ├─channels
│  │  └─arm.com
, D# o7 B! J2 G4 X0 j│  │      └─Cortex-M0
│  │          └─rtl
1 e$ Z$ C7 O6 t0 L  Q│  └─components
│      └─arm.com
│          └─Cortex-M0
+ g* e6 G* c& I2 B5 e, [/ y└─logical
, D0 q: O5 [0 r' V2 y$ _    ├─cortexm0
- ]% c* ]3 V0 V6 H    │  └─verilog
( G+ t7 R+ J3 S; |2 E6 {. B& e    ├─cortexm0_dap
3 z& Y) t2 m/ d- o    │  └─verilog
    ├─cortexm0_integration
7 g6 P0 K1 g- W5 }    │  └─verilog
    ├─models
" Z; E2 K' N" `, o  H1 ^4 D    │  ├─cells
    │  ├─cpf
    │  ├─upf
) K3 L7 F! C; Z8 C  J! q& p4 }8 z% E6 @    │  └─wrappers
: Q% J/ B) f$ s5 E9 {    └─ualdis
+ @7 Z; ^9 h$ p$ `7 D2 r  K5 h        └─verilog

遊客，如果您要查看本帖隱藏內容請回復

yumumu1991

感谢分享！不知道是不是有用

cjwei

The Future for the IOT, M0 and M3 will dominate the market.
: h% `; o  O3 n% U' n! ~+ {

jm2000

thanks~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~``````

jm2000

Chip123 科技應用創新平台

talrasha

thanks~~~~~~~~~~~~~~~~~~~~~~~~~~~
. ^/ f( u7 e0 D2 y) Y

mdtjason

回復 2# sinoicboy
. _  O8 _3 N' g  _

    thanks~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~``````

sinoicboy

├─AT420-DA-03001-r2p0-00rel0
3 I) o2 H! [  L1 s  r, C% |) t+ }) u│  └─docs
+ Z8 l" E- M8 P- H, Z) u│          DDI0337G_cortex_m3_r2p0_trm.pdf
% H2 O7 n( m( l% n│         
- I, C$ w% |: N7 a0 F! d├─AT420-DC-02008-r2p0-00rel0
│  └─docs
│          DII0194A_cortex_m3_r2p0_csg.pdf
% j8 z1 U+ z! H" ]) x( D│         
├─AT420-DC-13001-r2p0-00rel0
" O1 \8 p$ D4 k0 N# F3 z% @6 o│  └─docs

6 V2 D4 d6 ^0 w, B3 S9 D│  │  │          CM3CodeMux.v
+ Y' Z6 h+ n, |* P7 m9 M│  │  │          CM3flashmux.v
7 G2 d0 d2 j2 E: q  v│  │  │          CM3ROMTable.v
% g8 @) u0 ?/ c  e* x, P│  │  │          CortexM3Integration.v
│  │  │         
" M# _; v. P8 _& i% u# v│  │  ├─dapswjdp
* ^- r: J+ F6 ]- X' f│  │  │  │  README_DAPSWJDP
5 j7 Q/ C9 T2 B( U│  │  │  │  
│  │  │  └─verilog
! F- g) s. {% _& t9 ~! x' J! T│  │  │          DAPDpApbDefs.v
│  │  │          DAPDpApbIfClamp.v
2 o' m! F: T/ Z: D│  │  │          DAPDpApbSync.v
│  │  │          DAPDpClamp0.v
│  │  │          DAPDpEnSync.v
│  │  │          DAPDpIMux.v
│  │  │          DAPDpSync.v
; W$ A  ^$ J# \% o6 V- b│  │  │          DAPJtagDpDefs.v
9 X  B6 g5 b1 ~4 c5 J3 E0 S│  │  │          DAPJtagDpProtocol.v
│  │  │          DAPSwDpApbIf.v
/ Z0 \; U" w: k: ~. w- A│  │  │          DAPSwDpDefs.v
│  │  │          DAPSwDpProtocol.v
│  │  │          DAPSwDpSync.v
│  │  │          DAPSWJDP.v
8 \- `- }+ |" P" t- r6 J1 _│  │  │          DAPSwjDpDefs.v
│  │  │          DAPSwjWatcher.v
/ Y7 ?+ P$ m8 J" S& g! {# U# ]│  │  │         
│  │  ├─models
' H9 p& }% t5 ]  H% H, @7 z8 X│  │  │  └─cells
0 @8 M2 a' ^% G│  │  │          CM3ClkGate.v
│  │  │          CM3EtmClkGate.v
│  │  │          CM3Sync.v
│  │  │         
( C4 [) G3 Q$ z  y2 t, [│  │  └─tbench
) M6 `' a0 J! p( H; P/ t6 i6 I; x│  │      └─verilog
+ w! f7 t& }9 c9 P. E+ p│  │              AhbToApb.v
│  │              AtbLogger.v
│  │              BusMatrix.v
+ R  b; E$ [1 r1 [% f/ @│  │              ClkReset.v
& o& q8 D) |' I5 I# S* {1 U; r│  │              CM3BusComparator.v
│  │              CM3BusGasket.v
│  │              CM3TestExAcMnAhb.v
│  │              CM3ValAHBSplit.v
/ r% X$ |1 r8 H1 H# Q│  │              CM3ValApbTrickBox.v
6 q3 z* C* |$ `9 J& z: F6 k│  │              CM3ValBusCompareCtrlReg.v
% {8 O& R. ~( t) a4 j" A7 F9 j│  │              CM3ValControl.v
│  │              CM3ValDebugCore.v
+ k* ~2 n+ S, K2 v/ q0 A- Q│  │              CM3ValDualPortRAM.v
0 y1 W9 ?$ W# O3 [% Q* \' f│  │              CM3ValDualPortWrapper.v
│  │              CM3ValETMTrickBox.v
3 H* h) i$ L% E6 t│  │              CM3ValHTMTrickBox.v
7 f9 W( o+ l* ~4 z│  │              CM3ValIRQGenerator1.v
6 |8 n# h+ P' P* d; E2 t│  │              CM3ValIRQGenerator2.v
0 B  X' \- z, Y0 ~4 B# T& Q│  │              CM3ValJtagTrickBox.v
* u& c) B" v1 G" I. i4 {│  │              CM3ValMemory.v
1 D1 C% V3 ^5 W) d5 k│  │              CM3ValPMU.v
7 L1 `' s# @) P- V1 q│  │              CM3ValRAM.v
│  │              CM3ValRAMWrapper.v
4 ~' w: ]# ?' s) N% L3 ~│  │              CM3ValScratchPad.v
7 }  g. `5 V: r# H7 V) ^: c│  │              CM3ValSWCapture.v
│  │              CM3ValTBDefs.v
│  │              CM3ValTraceOutput.v
" `' c( [" l# U7 W│  │              CM3ValTraceSync.v
3 E! q8 A" ?5 ]1 h& T, V) z4 [
│      │  │  exclude_list.sc_waitstate
7 T/ i9 u8 J6 L* J2 L* o- H, j
            │  └─fe_tsmc090g_sc-adv_v10_2007q4v2
            │      │  scadv_tsmc_cln90g_rvt_ff_1p1v_m40c.cdB
2 o( {6 P2 A$ K  w$ w            │      │  scadv_tsmc_cln90g_rvt_ss_0p9v_125c.cdB
            │      │  scadv_tsmc_cln90g_rvt_tt_1p0v_25c.cdB
" K! t+ ?" m& z1 M0 p            │      │  
3 Y8 v  e. F  e" d1 R9 F            │      └─scadv_tsmc_cln90g_rvt_tt_1p0v_25c_dv.cl
; O! i0 Z/ ^3 i) w* L            │              cells_1.geo
( F$ j9 g1 [" S) R0 }  m% _            │              cells_1.pwr
            │              index.cli
            │              README.TXT
            │              rulesets
            │              VERSION.TXT
" u2 t; M0 G3 r            │              vias_1.geo
            │              
* j( q4 j2 ~5 I0 Y4 ~" B            └─tsmc
                └─t-n90-lo-sp-002-f1_1_6a_20060914
                    └─6X2Z
% Q, {7 j9 j! f- h7 u" e. ?                            corner.defs