ARM Cortex-M0/M3 Logical Validation Implementation

sinoicboy

├─doc
7 D9 y% _( n( K  e! N6 P│  ├─Cortex-M0_TechnicalReferenceManual_Frame
│  │  └─graphics
4 |% i- G1 T, G  b7 t9 W│  ├─Cortex-M0_UserGuideReferenceMaterial_Frame
& ^+ `- n- t7 l│  │  └─graphics
│  └─Cortex-M0_UserGuideReferenceMaterial_XML
" S$ [1 K: @( s2 _: v5 ]+ }│      └─graphics
├─implementation
│  └─vectors
│      ├─CORTEXM0IMP
; t4 B4 e7 ~* O7 p  P│      │  ├─crf
│      │  ├─srpg
│      │  └─tbench
; a/ `; b2 [7 k6 L│      │      └─logs
) i# w( Y1 L0 B6 I% A1 a  k│      ├─CORTEXM0INTEGRATIONIMP
/ C  U, C& e: p0 d7 G│      │  ├─crf
3 p& B9 b. x$ u/ h4 m+ ~│      │  ├─srpg
% P) o1 \3 K/ x/ b  w8 T│      │  └─tbench
8 w( y; C1 u6 A3 J4 v4 P# T│      │      └─logs
* b+ q9 N1 F% }# o/ V│      └─tools
│          └─VerilogCrf
├─integration_kit
│  ├─logical
- i1 _, ~9 K/ ?) r│  │  ├─cm0ikmcu
) j$ _% K# Q* s: y0 g. B│  │  │  └─verilog
│  │  └─tbench
│  │      └─verilog
/ b. g# R4 v- S. n+ f0 l4 J3 b% C│  └─validation
│      ├─glogs
│      ├─logs
│      ├─mdk
│      ├─srpg
( t: `3 F% g+ U* D5 G6 v9 `8 P│      ├─tests
│      │  └─CMSIS
│      │      └─Core
, @; {3 P$ }: L  C6 @8 d│      │          ├─CM0
7 A7 N5 b2 Y8 A# q9 c1 @' l│      │          └─Documentation
│      └─vectors
├─ipxact
; P0 C6 D2 I3 ^│  ├─busdefs
│  │  ├─amba.com
│  │  │  └─AMBA3
" C7 [0 \7 w; v! |│  │  └─arm.com
: k  }& a4 U9 \, q% x│  │      ├─CoreSight
│  │      ├─Cortex-M0
│  │      └─CortexMCores
- M3 s' W7 m# l│  ├─channels
# E; I5 H3 p& c2 p5 [│  │  └─arm.com
. N6 L0 P( v4 V% T# I, @8 F' a$ y│  │      └─Cortex-M0
! ?9 |1 a$ G% s1 x│  │          └─rtl
│  └─components
│      └─arm.com
│          └─Cortex-M0
└─logical
# z& C4 I0 m3 A" n    ├─cortexm0
+ d7 E5 L: N5 {: K" [    │  └─verilog
    ├─cortexm0_dap
' @  V- l6 I, g( Q% d3 u0 ^+ ~    │  └─verilog
    ├─cortexm0_integration
    │  └─verilog
4 F! |& o- N& g4 ^* ~; P7 [    ├─models
    │  ├─cells
* I- ?- w# O  S3 B  i# ?) P) Y) O2 m    │  ├─cpf
: v0 @; m; [9 D9 R& M% [" t    │  ├─upf
* V, ]3 B9 B2 M3 C5 C* Y$ Y  {  o    │  └─wrappers
& W% S" b/ \! U3 ?7 H3 N# U" h. F3 H9 r    └─ualdis
, a% x. P# u+ F7 [        └─verilog

sinoicboy

├─AT420-DA-03001-r2p0-00rel0
# s9 Z% Q5 c- k$ t, u│  └─docs
/ `& e2 _; H1 }' L0 s% E│          DDI0337G_cortex_m3_r2p0_trm.pdf
5 e- C) }/ E( L/ f( }" U│         
) E# P9 A: |- E& N├─AT420-DC-02008-r2p0-00rel0
0 l& `* `4 V; |│  └─docs
│          DII0194A_cortex_m3_r2p0_csg.pdf
│         
& E% C3 v: k7 O( H% A8 C; c├─AT420-DC-13001-r2p0-00rel0
│  └─docs

│  │  │          CM3CodeMux.v
│  │  │          CM3flashmux.v
│  │  │          CM3ROMTable.v
│  │  │          CortexM3Integration.v
│  │  │         
' i0 y+ m8 b# N" K2 c" J" b/ ?│  │  ├─dapswjdp
! w" O+ }6 l5 Q; y" T) m│  │  │  │  README_DAPSWJDP
│  │  │  │  
9 \  y+ J8 r# y│  │  │  └─verilog
│  │  │          DAPDpApbDefs.v
$ ]' O$ W$ [; d* i3 w│  │  │          DAPDpApbIfClamp.v
│  │  │          DAPDpApbSync.v
│  │  │          DAPDpClamp0.v
1 w) s3 r4 y9 y$ @7 v. e" F│  │  │          DAPDpEnSync.v
  g" }* I5 `6 x8 o, F│  │  │          DAPDpIMux.v
│  │  │          DAPDpSync.v
3 Y- P8 ?- K4 m/ ?7 }│  │  │          DAPJtagDpDefs.v
│  │  │          DAPJtagDpProtocol.v
│  │  │          DAPSwDpApbIf.v
│  │  │          DAPSwDpDefs.v
2 N( Y2 n8 p3 [9 s. e7 p│  │  │          DAPSwDpProtocol.v
5 K* i/ q& m) {/ D, T3 l│  │  │          DAPSwDpSync.v
│  │  │          DAPSWJDP.v
│  │  │          DAPSwjDpDefs.v
│  │  │          DAPSwjWatcher.v
( m" `; T+ `5 X8 N1 @# d7 i│  │  │         
│  │  ├─models
! t5 D- I3 D4 {* @$ V5 t6 s; g│  │  │  └─cells
│  │  │          CM3ClkGate.v
│  │  │          CM3EtmClkGate.v
│  │  │          CM3Sync.v
& T- K$ z6 B/ C) D' u! T│  │  │         
│  │  └─tbench
* _, b9 H* r4 v, w│  │      └─verilog
" z3 a* C( o' i* Q0 o│  │              AhbToApb.v
│  │              AtbLogger.v
* _5 H9 w: F* v│  │              BusMatrix.v
3 G- ~7 _- u& e3 y& v9 f3 T│  │              ClkReset.v
│  │              CM3BusComparator.v
│  │              CM3BusGasket.v
│  │              CM3TestExAcMnAhb.v
- F2 }4 j1 K& i* e6 @( ~│  │              CM3ValAHBSplit.v
│  │              CM3ValApbTrickBox.v
│  │              CM3ValBusCompareCtrlReg.v
6 x& @! D8 [0 ^0 y│  │              CM3ValControl.v
+ {; B5 A- K6 D5 z: g9 k; A│  │              CM3ValDebugCore.v
& Z: g8 g5 n2 c$ O' `" y│  │              CM3ValDualPortRAM.v
# j2 x: F& Y: u; F! o& O│  │              CM3ValDualPortWrapper.v
│  │              CM3ValETMTrickBox.v
# F" x( q! \+ d, n9 i: Y. I0 t( W. R│  │              CM3ValHTMTrickBox.v
# Q4 f, ]2 |8 J( C6 p7 x│  │              CM3ValIRQGenerator1.v
│  │              CM3ValIRQGenerator2.v
  }6 g5 {  X: i! F│  │              CM3ValJtagTrickBox.v
" S6 Z$ z. F) C9 Y5 Y, {$ W│  │              CM3ValMemory.v
9 D  [0 L5 y6 A/ e" w│  │              CM3ValPMU.v
│  │              CM3ValRAM.v
│  │              CM3ValRAMWrapper.v
│  │              CM3ValScratchPad.v
│  │              CM3ValSWCapture.v
│  │              CM3ValTBDefs.v
│  │              CM3ValTraceOutput.v
4 y3 l, T+ A9 z" b  [) c│  │              CM3ValTraceSync.v

4 e* o! L# e5 X3 M% ?0 V6 }│      │  │  exclude_list.sc_waitstate
1 g5 r( O' s5 t4 H6 E- o$ w) e' {- k
* g5 `. k3 ~* o3 ?            │  └─fe_tsmc090g_sc-adv_v10_2007q4v2
            │      │  scadv_tsmc_cln90g_rvt_ff_1p1v_m40c.cdB
            │      │  scadv_tsmc_cln90g_rvt_ss_0p9v_125c.cdB
            │      │  scadv_tsmc_cln90g_rvt_tt_1p0v_25c.cdB
            │      │  
* }3 E' @9 q% E; Y            │      └─scadv_tsmc_cln90g_rvt_tt_1p0v_25c_dv.cl
            │              cells_1.geo
& {+ t7 c" k8 e* h6 W            │              cells_1.pwr
5 i4 R+ J5 H* j0 o+ S% d" u            │              index.cli
            │              README.TXT
            │              rulesets
" M  y+ W( v* B3 {$ d            │              VERSION.TXT
            │              vias_1.geo
4 V' o/ J7 R3 M. m+ h4 W2 y            │              
            └─tsmc
                └─t-n90-lo-sp-002-f1_1_6a_20060914
                    └─6X2Z
                            corner.defs

mdtjason

回復 1# sinoicboy
1 \* c# T7 D& P

    thanks~~~~~~~~~~~~~~~~~~~~~~~~~~``