tsmc 0.18 BCD process 認不到 w/o salicide電阻

weilun_1016

" o$ N7 X* O" m
各位前輩好
' u7 f9 J1 \) O" t; |6 m* V8 Q
小弟最近在畫layout碰到一個問題，遲遲無法解決，因此想上來詢問各位前輩的意見

小弟用的製程是 TSMC 0.18UM CMOS HV MIXED SIGNAL BASED BCD GEN2 SALICIDE
0 B0 r# `6 v, G& K5 j6 K* e
在畫layout時有使用到 P+ Poly resistor w/o Silicide的電阻，而且都是直接用tsmc他們的PCELL
$ L2 ~/ S. b& q" C  M  m% F
但跑LVS時，layout轉出來的netlist檔卻沒有這個電阻，所以一直有missing instance的情況

2 y* H- g2 Z, e0 Z, a! G' }1 I
以下有幾點我有先確認過，因此才推測是不是layout認不到w/o Silicide類型的電阻:

1.用w/o Silicide的電阻時，跑LVS時，layout端會有missing instance的情況；一旦改成w/i Silicide的電阻時，LVS即可通過→排除接線問題

5 ?! K7 k# R- ^, n6 C+ L2.在layout中將所有PCELL內所有w/o Silicide的電阻叫出來，跑LVS時，layout端都不會有Unmatched的元件
3 K7 ?& v  V, R% e* Q/ U" \
! A- }; ~9 _: R  c/ T5 s我也有去看LVS Rule的檔案，知道這兩種電阻只差在有沒有RPO Layer (Non-salicide OD Area Definition)，也確認PCELL內都包含了應該有的Layer
  T1 i- w% Q$ h

' z3 M1 U, J- j$ j& J8 V
若是自己按照LVS Rule定義的layer去畫電阻，就會變成在還沒覆蓋RPO Layer時，layout認的到它是w/i Silicide的電阻[PS]，
9 y' H( ?5 H" s( i1 f& [
一旦在原有w/i Silicide的電阻覆蓋RPO Layer，就missing instance了。
$ C/ e" l" K% H  U
請各位有經驗的前輩能提點一下小弟，要怎麼解決這個問題，已經被困了好幾天了


- a6 M6 i/ G9 Z; m" T. J