Stratix II DSP development Kit的問題

ablendos

大家好:
我是剛進入這個領域的新手，已經看過一本書來自學VHDL 語法了
可是現在有一個問題想請教各位
我的目的很簡單就是輸入一個sin wave經過ADC到FPGA在經過DAC且輸出sinwave
但是我不知如何控制ADC and DAC....請問有範例可以參考
或是有人可以跟我說怎麼做嗎???
而在VHDLcode中要加入什麼??
謝謝

ablendos

tommywgt你好!!!
感謝你的回覆,我是完全的新手所以有些問題可能有點蠢
在VHDL中不用加入trigger訊號去通知ADC將資料丟進來嗎??
- E, R" x5 |% e' k8 p如果要,要如何在VHDL中寫??
& |- k2 _6 y" B3 P% m我有找到一個範例,但為何他還要用matlab以及signaltab???
1 F; g. p# C+ {# a) g有些地方真的不太懂????
( U( ^# I' @: {9 N
1 V. P* X8 s, h
4 g$ V7 S. Z0 V謝謝!!!

ablendos

Dear tommywgt:
- g$ |+ b3 i! O* T1 r請問一下我的clk要怎麼給??
: x+ U, r# f( q# `6 |  F7 y在USER manual 中有提到ADC與DAC各有一個CLK名稱,adc_PLLCLK1 and dac_PLL1
5 x% p/ S, U  ?" a& a是要給兩個嗎???
謝謝