|
工作兩年常常遇到 公司的研發高階主管飛國外 解客戶的Bug- [. X6 z* B* a7 u+ a& |
原因往往是自己家的IC 在產線上做高低溫還有封裝測試都是PASS 但是往往一上客戶板子就出包6 _' q$ V+ c6 ^ w% p/ n& @
7 l4 J$ f- o0 O我自己是覺得可能有以下幾個可能
. C( \) ~1 Y6 ^/ s0 G8 n* D1. IO的 Eye diagram不夠大 或者是板子傳輸線上有阻抗匹配的問題8 i% z8 \! Z1 K* S% ~: U/ O/ @
2. Board Level的 ESD或 EOS Fail+ _! X( F% x% v% S' H+ L# p
3. 板子上的Chip間 EMI的互相干擾
# X5 o! B* T5 m$ N1 x9 Q: x" m3 J" X( | h; W1 k, ?% Q6 X7 t
我的疑問是 2 T N0 T, P7 \4 _% e4 |1 D5 s- s
1. 除了以上幾個情況外 還有什麼情況也會發生 在客戶的Field(板子)會Fail?
* x- g) e& U9 e5 l/ W2. 如果IO 的 Eye diagram不夠大, 有哪些有效的方法可以提高 Eye呢?! D D' P" d* x
3. 有沒有什麼方法可以事先驗證或模擬 客戶的環境 讓我的IC上到客戶的板子也不會有問題? |
|