SRAM及SDRAM

kyopc

各位好
, i5 i$ H9 r* ?1 K7 n8 O3 S  之前在板上提的問題，用前輩們的方法，加一個FIFO可行
  可是現在有一個小問題
  如果本來的VHDL code，其memory controller是對SRAM做動作
  可惜的是，我的板子上只有SDRAM
; i$ ]& W+ y8 m  根據我上網查的一些資料，他們的一些操作機制及結構腳位不同
, X& b( `( b7 [! ~+ U  所以，我勢必去更改裡面的memory controller的存取機制
; m  P% s) y: E  b
  請問，要更改這樣的VHDL code有什麼要注意的
2 o' Y. i& `8 A4 O+ ]  code內SRAM controller上面的腳位如下：
4 [' l4 n; {. H8 G
  ram_a   = address bus
* W2 v, y, U7 ]& Q/ N2 I& E  ram_d   = data bus
  ram_ncs = chip select
* S0 Q. t8 \: F# x  ram_noe = out enable
$ |/ m1 Z: u6 r$ p. T  rama_nlb = low bank
7 X! d6 l" N! r& Y3 o  rama_nub         = upper bank
* r1 g5 t4 E( T  rama_nwe = write enable
4 O1 T' @+ A* T( x! V1 q5 L7 R
+ n2 |# {' b& @9 Y% }# H- l. T! ?  哪些是SDRAM上不一樣的腳位  (照我找來的資料，SDRAM動作好像比較複雜)
5 s1 e0 j1 z( |5 a" N( A
  還有，我在網路上要打什麼關鍵字比較能找到較多的相關參考資料，或是有人release這方面的code可以參考

) \. ]; o$ y/ i* m7 p. ?[ 本帖最後由 kyopc 於 2007-5-24 12:07 AM 編輯 ]