請教各位先進一個有關post simulation的問題

handwin

我測一個計數器例子,我先用Xilinx 的ise跑出該計數器的netlist後,到ModelSim將原始程式與testbench
2 U5 t7 P% a" x9 f
  j4 T, A  Y& i: t5 o$ P以及netlist一起做post simulation(sdf file 以及Xilinx的元件庫都有呼叫進來),但是在觀察波型的時候
' C; m5 [3 u1 K; ~) Y/ ^
8 g9 t6 \: A9 x: R會發現如果testbench內沒有加上 `timescale 10 ns/ 1ps  會沒有輸出波型產生;如果加上去後才會

有輸出的波型產生,想請問一下為什麼會有這樣的差異呢?麻煩大家了

handwin

1.大大您好,首先非常謝謝您的解答,不過您所說的應該是功能驗證,不包含時序驗證;而發問的問題發生在時序驗證的階段.階段上有其不同的目
' X9 L! m% ]/ X( m' }   的.
7 o' T: j. d+ a4 b: Z" v0 E# `2 P: _2.之所以要加入netlist一起編譯及模擬是為了得到各元件的內部延遲時間,而呼叫sdf file是為了得到元件外部連線的wire load delay(我也不確定
   詳細情形是不是如此,有誤請前輩們予以指正)
8 Y4 Y3 ^2 ?" S% f8 v8 x
[ 本帖最後由 handwin 於 2007-4-13 09:31 AM 編輯 ]