PLL鎖相電路要怎麼layout...想請教各位前輩大大 謝謝

u9513349

雖然目前我還在劃數位電路~

8 O$ ^' @1 x% d0 v不過多學我知道會對自己有用的~
) n2 k, ?9 n# ^8 Y
謝謝大大所提供的資料^^

282401

非常感謝大大的分享
& k0 p" \/ f9 o0 _, `下載看內容
增進知識
8 w9 |  \" B6 X. j" T& q感謝大大喔
有你的分享
7 r! o% L, T1 A/ l( T6 N: g. N5 O造就大家喔

bearlin5772

感謝shaq大大的分享,這份文件太棒了,讓我對PLL更加了解

tzungyuan

兩位大大對PLL瞭解甚深，
. A$ V: \) N: r. K8 L感謝您們的分享，讓我增長見聞。

mjubgt

感謝 "finster" & "shaq" 的分享, 感恩唷.

daidai

感動ㄋ！                             
' ~' p! c7 J# p3 i2 o謝謝大大無私分享！！

f86008

感謝無私的分享~~謝謝分享　~~謝謝分享
1 ^3 ^( E- K! V0 L6 s感謝無私的分享~~謝謝分享　~~謝謝分享

johnnyck33

感謝大大無私分享~~謝大大分享

a090426657

剛好我也需要但點看不太懂慘..

謝謝分享

libra3333

好東西唷，感謝分享.......................................

kanoson

受益良多︿︿
! K! z, L1 }% x% o1 _有些是小弟沒有考量過的
感謝分享資料, Thanks!

hikaru219

真是受益良多~~
8 t# a" g5 p+ U8 s$ m& L: C感謝大大們的經驗分享~~
而且也回答的很詳細
數位跟類比的區別也有講到
$ ]7 Q! I. F0 a" B! j; g' z  J8 H很受用
# u* r1 g1 o4 Q4 J6 j

qaz123wsx

感謝分享資料,下載回來看看! Thanks!

phil1801

感謝大大這樣熱情分享資訊, 這個真的是佛心來的嘛 ...... 非常謝謝

eddieshih

正需要有關這方面的資料....
" O4 l( r# t7 O- s/ h謝謝您的分享,下載回來看看!!

super

這一份文件真的很不錯謝謝大大分享~~
4 J! F! N0 G7 b+ B  L. M$ R' S7 n還有觀念 理論的講解

shaq

這份是我在網路上找到的文件，給您參考
$ X) l* [6 [. m$ ]
( O  }' e( e- O( V# o

遊客，如果您要查看本帖隱藏內容請回復

finster

PLL的設計者應該會給一份floor plan吧
如果連原設計者都不知道該怎麼擺放各個block的位置,那就有點不盡責

給你幾點我以前交給layout的PLL的擺放位置
5 ~/ D$ _$ e% B* M8 ?0 w2 H首先,PLL電路中最大面積的是Low-Pass Filter(LPF),我的作法都是放在PLL的最下邊,同時,我會先計算MOS-C的size與要畫的面積為何
而整個PLL會以LPF的最大X軸作為邊界,然後往上畫PLL其他block
接下來,則是Charge Pump Circuit,會放在LPF的上邊同時緊靠在最左邊的位置,這個電路並不大,同時也是analog block,所以,畫完後要作ring圍在外圈,並且,這個電路通常會設計成differential circuit,所以要特別注意matching,並且留意wire的連接
再來則是Phase-Frequency dector(PFD)和pre-divider,這個電路是數位電路,不過,因為PFD中有些電路是要消除dead-zone現象的,故而有些元件的path要特別留意matching,而這點,要看設計者是用那一種PFD電路,若沒有特別交待,那layout人員是不會特別留心的...

9 f1 a7 y- v: m8 s) v

遊客，如果您要查看本帖隱藏內容請回復