Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 3486|回復: 4
打印 上一主題 下一主題

[問題求助] 有關動態電路layout的一些問題

[複製鏈接]
1#
發表於 2007-9-5 19:37:34 | 顯示全部樓層
1.因為是數位電路,想請問一下,直接在MOS的diffusion上(已有contact和metal 1)上打一個via到metal 2,再由此metal 2把訊號(Drain or Source)送出去,這樣的layout方式好嗎?( i  F0 k+ @3 p8 d2 e, c

7 R! C: ?8 B" B# i+ s- ~6 N& c-->較不好,因為縱深落差較大

評分

參與人數 1Chipcoin +5 +5 收起 理由
jianping + 5 + 5 Good answer!

查看全部評分

2#
發表於 2007-9-5 21:33:18 | 顯示全部樓層
原帖由 piepie1244 於 2007-9-5 08:14 PM 發表 0 [% e; D# r. j( S+ f% L- C
請問一下 縱深大 會發生怎樣不好的效應呢?? 謝謝您的回復

3 I& S% T5 y$ l3 |$ q/ p, O
! |2 C7 ^, \* G! {
) v+ x+ }% \; G% m" O: k* j在etch時侧壁的metal會etch不乾淨,造成的影響如殘留metal掉到其他導線上,造成leakage......................

評分

參與人數 1 +5 收起 理由
piepie1244 + 5 Good answer!

查看全部評分

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-16 05:41 AM , Processed in 0.100012 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表