Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 8040|回復: 8
打印 上一主題 下一主題

[問題求助] 求助!畢業專題為設計全加器,希望大大提供經驗

[複製鏈接]
1#
發表於 2007-9-10 01:31:25 | 顯示全部樓層
1. 所謂高性能,除了1.)功率低、2.)工作速度快(總傳輸延遲時間短)、3.)扇出數多6 W8 ]$ A+ t  [) V" W
其實應該還有一點就是面積要小(或者所使用的元件數要少)
9 i( O" u( N  E, `不過,補充一點個人看法,扇出數多並不太算是高性能的特點之一,因為只要在最後一級輸出加大其size便可  V2 Z* S; O" z8 h3 b! E- N
% G# `1 Q/ K4 H: B
2.其實,想要達到工作速度快的話,其W要加大,L要設為最小,同時,PMOS:NMOS的W比例值應為2:1(或者2.5:1)- ~/ u4 w4 |: K: [; }4 Y" U
而至於工作速度最高可達到多快,這點需要作SPICE模擬才準確,再者,不同的製程有其不同的最高速度限制,至於極限為何,還是得作SPICE模擬才會知道
0 s, i0 w% j( T/ D5 s) Z- K至於功率要低的話,除了元件數少之外,另外一點則是從電路本身著手,這點對妳來說可能會有點困難,基本上如果妳能夠降低暫態電流的話,其功率也就能夠很明顯的減少
& y3 B- ~4 c: ?2 k* a  J& ]. i. m5 f6 ~
3.我不確定妳能不能夠借到這本書,英文書,書名為"CMOS Logic Circuit Design",1999年出版,作者:John P. Uyemura,書中的第6章是介紹Transmission Gate Logic Circuits,裡面的第4節有用TG OR和TG XOR及TG Adders等電路及其說明,我想應該就能夠回答妳的問題了
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-16 05:49 AM , Processed in 0.105514 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表