一些Layout的問題

skeepy

1.
以類比來說要看跨在哪些device上,若是pmos or nmos電容是可以,其他的比較不建議.
9 x$ X& O, A1 Y( |  o5 N5 c; }
$ f8 O/ Y4 M( m4 K7 p. ~2 |& W* y+ W% @, b2.
要看是否為pmos或是nmos, 以pmos而言要用nring,nmos則是pring,為防止latch-up則應可能
的一整圈ring起來,何時會用到double guardring,當mos drain端見到pad,以經驗來說加寬pring比較有好的阻隔效果,以cap來隔只是將mos間距離拉大而已或是充分利用空間放cap.

5 C. h) ?( m4 M3.
( \6 O) e( |/ T8:1或是24:1是比較通用的畫法,也沒聽過會有什麼樣的問題發生,會有問題發生要看九宮格內的nw是劃成一大塊或是分成九塊.

skeepy

原帖由 blueskyinair 於 2007-9-4 01:49 AM 發表

9 k  Q9 v- i" L. |( a
請問一下nw是劃成一大塊或是分成九塊會有什麼問題發生?
2 O. z, Z: d% }6 {' A# t5 o一般nw是劃成一大塊或是分成九塊呢?
優缺點為何?
謝謝

1 p- j  M6 ?) T/ F; w$ h5 ~5 B; }這是以往的經驗得知的,以前曾劃成一大塊,量測後有漏電,
/ n9 |2 ?8 ?; h( y- I/ x現在一般都區分成九小塊.