一些Layout的問題

okfunny

关于 double guardring,我们的画法是 ntype ring 靠近噪声源
就是说 如果包的是噪声源的话,ntype ring 在里面,如果是为了防止别的噪声干扰的话,ntype ring包在外面

wendyamy8570

非常感謝大大的分享
非常感謝大大的分享
非常感謝大大的分享

semico_ljj

原帖由 finster 於 2007-9-6 10:31 PM 發表
2 O! S3 }) o' O0 Z) V我是在一篇paper中看到的,不過這篇paper不知被我放在那裡了
6 H* v' p$ ?1 [, Q# A2 J% g7 H另外,你所引用的教課書的公式應是Razavi那本"Design of Analog CMOS Integrated Circuits"中第13章的吧
書上是先決定BJT的顆數比,然後再求出相對應的電阻 ...

1 ^  y2 R. V$ a! M; s
好像实际确实如此！谢谢！ ……………………………………

laker１０１

非常感謝大大的分享
2 L; @; d4 T4 f6 O) g非常感謝大大的分享
非常感謝大大的分享
! S! S( g+ d4 Y5 ]6 R常感謝大大的分享
非常感謝大大的分享
$ q3 U9 n' _8 t9 ^; `2 ?8 J非常感謝大大的分享

lethalkiss1

1    普通的logic电路影响不大，  不过一些高频信号， 一些delay电路等的还是尽量避免

2    guard ring 最有效果的是p + guard ring，  但是一定一定一定要接到干净的gnd！！！， 这样才能吸收掉noise。  2种都画的话，比只要p+ 好一点点。

; e( C/ r; X! L- P6 t% L  F% c5 n3  这个是为了匹配这样设计的，一般都是设计成1：8    ，1：24 。

gyamwoo

最近在做ｐｌｌ的電路。類比數位都會用到。
  h3 n6 J( j0 h0 e8 O$ |各位都好利害啊，每個回文都有參考價值呢∼∼

kstcandy

剛好要瞭解這方面的資訊，正好做來參考...

$ I8 \5 T" B1 Q. v: Q$ o+ o6 F謝謝分享...

091234567

非常感謝大大分享~
+ Y( ]8 _* g" G6 X$ R- N非常感謝大大分享~
* q, @  {& v: `6 z0 H! S非常感謝大大分享~

lnxmj

2：pring 接地收集空穴，nring接高电位收集电子，二者纵向结深越深越好；多子ring是为了让sub电位不被拉高或拉低，少子ring收集电子或空穴

段睿閩@FB

謝謝各位前輩的經驗分享

alfie.chuang

1
6 X+ @1 _/ d. Y( O3 ?2 t怕千擾
$ m3 T' w1 e  @9 L) _% ?可以事先詢問rd care的地方，避免跨過即可
2
. X/ F* N0 R$ a2 x7 ~依pnmos來決定第一圈及第二圈ring
3
我也是畫9官格

188

非常感謝大大的分享
3 j- N- ?( n6 Z0 a; s% e1 `1 G! N非常感謝大大的分享
: C: t# _" p7 r非常感謝大大的分享