請問如何設計BCD counter

monkeybad

如題
小弟我目前在設計一個時鐘電路 需要一個記數器 不知道這個問題是不是屬於這個討論區
; B& V$ ]; A! j7 u如果不是麻煩版主修改一下囉

+ L, ?7 y* Z4 h1 M' x目前這個記數器要能數0-9 接著就進位 然後自己reset繼續從0開始 進位後訊號再繼續由一個0-5的記數器開始記數
總之就是能夠記數0-59, 個位數記數0-9, 十位數記數0-5
/ s! b1 p/ i! ]; [& _9 T6 _$ g
+ P- w: j& x7 c& u# o8 H5 x: X8 E3 @請問各位有人有設計過這樣的電路嗎? 或是要去哪裡找相關的資料勒?
# @- v; p6 }8 V: T$ l/ w, }8 N# G謝謝!

monkeybad

感謝小朱仔的熱心回覆
2 v0 O4 Q+ ^  V3 l不過我電路要自己畫 還有我不會用Verilog耶
現在主要是要有電路圖 可以用Hspice模擬的那種
% B8 [; G- o8 F7 J( H另外希望inverter越少越好 因為要求要省電! 還有要自己layout!
' Y2 y$ @0 E+ t+ \6 y$ }6 U* l
樓上那份文件好像裡面有寫到 趕快研究一下! 感謝分享!

[ 本帖最後由 monkeybad 於 2007-8-28 11:23 AM 編輯 ]

monkeybad

恩恩 不過booling eq好像是在推導一些輸入輸出的條件
4 C8 |, n6 C# j& i2 I# G2 R3 V, I
記數器參考一些資料後 找到一個用ripple counter下去修改的
+ F. m0 l8 _0 ^1 g7 j! F2 I6 P1 iripple counter就是用負緣觸發的T型正反器串接在一起
" c  a( w: f9 o( g% n/ M0 P" Z接著開始從0數到9 然後數到10的時候
9 D: t# m8 E4 W* c/ c就reset重新從0在開始數