如何使用 SYNOPSYS™ DesignWare 加速系統級晶片之設計-心得分享

masonchung

工研院/系統晶片中心　王效誠
一、序論
* c) u  |: W- c! |近年來由於製程技術的精進，越來越多的邏輯閘可以放進單一晶片裡，導致系統級晶片（SOC， system on a chip）設計的複雜度與日俱增。為了要有效地在有限的時間內完成複雜的系統級晶片設計，越來越多的晶片開發專案裡採用可重複使用矽智財（reusable IP，下文中簡稱為 IP）來有效且快速地完成複雜晶片的設計。IP 可區分為三種：Hard IP、Firm IP 以及 Soft IP。Hard IP 為一以設計並驗證完成之電路，以光罩圖（GDSII format）的方式來呈現；Firm IP 則大多以 netlist 方式來呈現；Soft IP 則以 RTL 方式來呈現。以上三種形式的 IP 各有其優缺點：Hard IP在電路的運作效率通常較相同功能的 soft IP 來得好，且其實現後所佔晶圓之面積為已知值，可供系統晶片設計者準確預估 IP 實現後所需之成本。但因為 hard IP為一已經 layout 好之線路圖，有其固定之製程限制，所以如果晶片設計者想要從一個製程轉移到另一個製程往往需要極大的心力來處理 hard IP 整合上的問題，而且還得視 IP 供應商是否有設計者所需要的製程支援；hard IP 完全無法對 IP 本身客製化（customization）。Firm IP 的製程可移植性要比 hard IP 來得好，但由於其為一 netlist，晶片設計者如果要對此一 IP 作一些客製化動作使其符合系統需求時，將要付出許多力氣，甚至無法完成客製化動作。Soft IP 在 IP 客製化方面為最優，晶片設計者可以針對系統的需求自由更改 IP 設計參數以符合系統之特殊需求，但這方面仍需要 IP 供應商提供相關設計背景及知識。Soft IP 最大的缺點在於無法準確估計此 IP 完成後之效能以及所佔晶圓面積；晶片設計者往往需要在實際投片之後才能準確得知 IP 是否符合需求，為了要克服這點，IP 供應商有必要提供詳細的驗證晶片數據供晶片設計者評估。也許有人會問，在專案中設計計畫中使用 IP 可以獲得什麼樣的好處呢？除了可以在短時間內完成複雜晶片設計外，對於已經是標準的周邊元件，如 I2C、CAM、USB….等，系統晶片設計者可以不需要花額外的時間人力來完成這些 IP。藉由 IP 的使用，可以將大部分的人力投注於可使商品更具競爭力的部分之設計，使產品不但可快速推上市，更可以憑藉優異的功能達到成功的目標。但我們要如何取得 IP 呢？通常 IP 的來源可以是公司內以前的設計計畫中產出，或是由專業 IP 供應商提供。為了要滿足成長日速的 IP 需求，著名的 EDA 工具提供商 SYNOPSYS 提供一系列已驗證的 IP 來搶佔 IP 市場。最近 SYNOPSYS更是將原本兩樣產品：供驗證用的 SmartModel 以及 DesignWare 整合為單一商品，進一步簡化了使用者在使用上的負擔。接下來我們將談談 SYNOPSYS DesignWare裡包含了哪些 IP
8 }: m; ?/ r' O. w

遊客，如果您要查看本帖隱藏內容請回復

masonchung

再進一步就是將下載來的macro cell IP 解壓縮並且安裝在我們需要的目錄
  _7 a) `2 U& e! N裡。這部分的動作必須在SYNOPSYS 所提供之coreConsultant 軟體環境下完成