|
工研院IEK-ITIS計畫 董鍾明 分析師2 j6 W% ^) b, E$ _
http://www.itri.org.tw/" C) i4 X& z2 h( O8 S
. G- o! s w! X# U! w5 G傳統針對SiP的廣泛定義為,存在一顆以上晶粒的封裝體,即可稱為SiP。而在封裝體內各晶粒的訊號傳遞連接技術,不外乎透過打線連接(Wire Bonding),或是覆晶連接(Flip Chip)技術。近二年來廠商研發出新的晶粒連接技術-矽穿孔(Through Silicon Vias; TSVs),直接透過晶圓穿孔並利用電鍍穿孔,以達到上下晶粒訊號連接的目的。業界泛指利用TSVs連接晶粒的封裝稱為3D IC。+ H4 e# k2 M9 {6 r9 T# u; w1 }
; i& Y4 W. v4 x$ L, K3D IC應用關鍵
4 C$ r* o9 B5 s# K5 W1 { I' x! ?+ x ]0 q/ b' Z7 b/ ^
(一) W2W的問題: v) [7 D2 `5 \& E& H0 }
3D IC的主要目標就是希望可以達到Wafer to Wafer (W2W)的封裝境界,但W2W面臨的首要問題即是良率,以往Chip to Chip (C2C)階段,透過晶圓測試即可將不良之晶粒剔除,再將良裸晶堆疊封裝,但邁入W2W之封裝,將使得整體良率大幅下降。除此之外,W2W也牽涉另一經濟效益問題,由於不同產品在每一片晶圓上所能生產之顆數不同,為了使上下晶粒連接,每片晶圓務必牽就於最小晶粒顆數生產,將墊高廠商的生產成本。" O, ~9 F/ _7 @/ H# }5 \ \
! ~6 ^$ R% R% T" R(二) 良率歸屬問題: \+ }8 K+ ^/ Z* Z' D- Q
由於未來3D IC最可能的生產方式,是由晶圓製造廠完成TSVs的製程,接著才由封裝廠完成其他製程。因此,成品完成後之測試,不良品之責任歸屬,將是此一商業模式之下的一大問題。 [' W) ^% I5 I! }' S, ?/ Q$ ^, W$ @
) A$ s; A0 J: s0 t' E F$ C
(三) 應用市場" H1 V4 P# F8 J0 n4 N+ e( H
|
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|