Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: ywliaob
打印 上一主題 下一主題

[問題求助] 請問一下有關Tanner的教材

  [複製鏈接]
21#
發表於 2007-9-27 23:25:51 | 只看該作者
問題終於解決囉且畫完一個DRC通過的反相器,真的非常謝謝 大大您^^' w' c* x* k& g% L4 @! v5 v& O
畫的過程中也了解錯誤訊息表達的意思,cadence  tools 畫完layout再跑calibre的DRC 其錯誤訊息 反而只能看懂部份文字而已,這一點反而 L-EDIT   DRC較容易理解  合適初學者 捏><. Y2 ]+ A7 T( k8 ^8 m! V8 g
另外因為小妹是從大陸網站下載軟體地,所以那些說明檔全沒附給我.... 無法看說明。9 i2 j4 ^/ H. w
所以當然也沒有T-SPICE的說明檔,而小妹自已借台科大 出版社的書來研究,只是裡面對於power 的測量並沒寫清楚怎設 捏?  power有2項參數設定; 1項是輸入要測量的時間、1項是提供電源名稱。6 {/ c1 V, u3 ~
但"電源名稱  "  小妹實在不知怎設 ...  跑spice一直  這項指令錯誤, 我看台科大及謝永瑞的書都沒寫清楚怎設捏.....
( p/ \1 |5 }( t" f/ x! r6 o至於廖預評的書 暫時借不到,所以能麻煩大大  有空時 再回答 這點好嗎  謝謝你囉^^
22#
發表於 2007-9-28 04:58:20 | 只看該作者
謝謝你~~去望逛看什麼網站~~~~  ^^
23#
發表於 2007-9-28 10:51:34 | 只看該作者
小妹對於lvs使用上也有問題想請教,因為出現錯誤訊息 不知為何無法跑!
% {1 c5 Y0 Z6 M% f, [* C訊息:the file is binary,LVS can not perfrom iteration
: b& H. ]8 P* A" e8 j7 j-----------------------
! S2 c$ G. t& k  u( Y6 ^& H2 r5 S不懂為何說我檔案是2進制檔不能重覆執行....." L) n+ q" h" S
我在LVS Setup 設定畫面中6 g5 Y- L& y- s
layout netlist項: 選擇 .spc檔(佈局後轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)
( I) D4 }  h( u, w* r3 b5 Z+ B0 n0 Y* [) {6 c) w, B7 Y  v
schematic netlist項:.sp(L-EDIT轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)
8 O! W7 e+ `. r2 A8 z& A
; I* G: E9 T+ w% |. P4 m& Ioutput file項:就隨意選擇1個存放目錄 自已命名 要儲存的結果檔名 .out/ k, K7 p2 T) j3 P, y
----------------------------------------, K( i, d$ k$ }! ~
然後跑LVS 則出現如此錯誤訊息  不知為何?. d4 x+ E, a( f1 }
我也試過將模型檔案  和.sp  及 .spc  三個檔案複制到  LVS目錄 避免LVS執行時找不到file  但也沒用!+ K" [* _, D8 Z+ W' W
所以能麻煩有大大  可否告知我 這是什麼原因  謝謝唷^^
7 G$ {+ Z; t( _4 V因為我大略只剩LVS 還不會使用 ^^
24#
發表於 2007-9-29 21:00:45 | 只看該作者

回復 21# 23#的帖子

把相關command and netlist貼上來,幫你看...
1 z' b# J5 h; C5 _$ \5 b1 H6 g
! F+ o3 H5 Z- d% p+ e/ K[ 本帖最後由 m851055 於 2007-9-29 09:01 PM 編輯 ]
25#
發表於 2007-9-29 22:34:21 | 只看該作者
謝謝!
8 Z2 F2 m4 m1 B. s1 D& e7 r我的S-EDIT轉出的netlist檔名為INV.sp     ;     大寫檔名
+ e$ ], g. ?, I% D- u6 x        L-EDIT轉出的檔名為inv.spc ;  小寫檔名2 \  x' Q6 b' z& ^  ?
2個檔案存放位置在LVS資料夾下;1 ], e5 G9 O% T7 ~
INV.sp   netlist及我加入的command如下:-----------------------------------------------------7 u; \% [! @5 M& t: R; }+ C7 m( `1 i! B
* SPICE netlist written by S-Edit Win32 7.03- {$ S' n  m' c' t% g/ Z5 E: D
* Written on Sep 29, 2007 at 22:01:15
. e! |0 W& k4 r+ h2 f5 l* |! @- J, Y+ K9 D
* Waveform probing commands" O5 W9 o7 L- E$ \7 R
.probe. G7 Y* T) R: R
.probe noise dn(*,TOT)/ S# I0 k; m7 i5 X4 y! ]( l% O8 P
.acmodel {*}
1 G  I% c1 R- D.options probefilename="C:\Documents and Settings\Administrator\桌面\tanner完整版\TSpice70\INV.dat"
% O) D# t1 q& M% Q0 Y+ probesdbfile="C:\Documents and Settings\Administrator\桌面\tanner完整版\S-Edit\59513042\基本閘.sdb"
2 c1 [" P4 a& A+ probetopmodule="INV"- {: ^4 L; L  V; C/ H  g
.include 'ml2_125.md'
' T! b6 d7 |+ S9 l! e2 ]/ M$ m5 Y# {# ~; I8 i
* Main circuit: INV
2 s% i2 A. o# Y# n  G, R! }* {M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u 3 B' B. X* H0 G/ v
M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u& t& t/ O  d' O7 r9 G
* End of main circuit: INV3 `& P1 G! L, |) W+ x7 n4 \
----------------------------------------------
9 U! P0 x( l/ u& ?# O  L8 R我只在裡面加入.include 'ml2_125.md'         這一行令命而已 。  i' X/ ]8 f/ ]; Y, H# I& V& r
6 G' V( E' H* Q& u. w* r: m% `
inv.spc  netlist及所加入的command如下:------------------------------------------------* }  E  H0 w1 @: ^% C1 ?
* Circuit Extracted by Tanner Research's L-Edit Version 9.00 / Extract Version 9.00 ;8 ], K  M9 ^3 D3 _
* TDB File:  C:\Documents and Settings\Administrator\桌面\tanner完整版\LEdit90\59513042\基本閘.tdb
/ p" ^+ y* {" w6 e6 R/ U2 t& q9 _* Cell:  inv        Version 1.15+ D  `/ ~+ A, t6 |! F
* Extract Definition File:  ..\Samples\SPR\example1\lights.ext
  S$ K9 s# S9 r) G% g) Q( y5 u0 Q* Extract Date and Time:  09/29/2007 - 21:59# V. f: D, X0 X' F+ k- b7 G

& L6 Z) Q. M& j: w/ P* Y0 N$ I* Warning:  Layers with Unassigned AREA Capacitance.
5 |& y  \# `& a, g3 u, Q! h*   < Base Resistor ID>3 a& u5 Y3 D5 F
*   < Diff Resistor ID>
' d) `9 ^% x* ]5 ^- s# s. {) \! |2 \*   <N Diff Resistor ID>: C; X. {8 N+ m' _% b
*   <oly2 Resistor ID>. k" w% u% K" ?, L3 E
*   <oly Resistor ID>5 I5 V: x' t, L5 s7 {
*   <MOS Capacitor ID>* R/ X" `6 h  g. }/ ^. E4 e
*   <NMOS Capacitor ID>! U" R/ v. q6 t( `+ ]+ {  a* u
*   <N Well Resistor ID>; O  c3 ?" D; Y! y) `' F0 e( K
* Warning:  Layers with Unassigned FRINGE Capacitance.! X& N7 s8 I9 ?) ~: S% @% W* b8 T
*   < Base Resistor ID>
: o3 b+ f. `3 p$ V0 g, M! {' a' n* W*   < Diff Resistor ID>
$ B8 |4 J; k0 C1 p% u" ?*   <N Diff Resistor ID>
( ~$ j& a9 w" y* f" I0 n; M*   <oly2 Resistor ID>6 e# |( U7 n* L" y/ B3 l
*   <oly Resistor ID>) D# g* H7 C6 Q6 y( [: o
*   <MOS Capacitor ID>& ]" _. K5 ~5 A: h6 a
*   <NMOS Capacitor ID>! s3 C2 e# M- t# k4 M
*   <oly1-Poly2 Capacitor ID>: O# C- [: s: N4 Q& }0 E
*   <ad Comment>
0 w& w* G( e/ [6 Y" |. B2 X. {*   <N Well Resistor ID>( G7 C; A0 u& y) Y
* Warning:  Layers with Zero Resistance.8 x0 I- }/ R9 ?. \+ ^1 \
*   < Base Resistor ID>' x. w$ n! ^! c* F
*   <MOS Capacitor ID>
% y8 b5 Q* K: k: G7 D9 |*   <NMOS Capacitor ID>
; P* K& e& _: K# ]' z$ g*   <oly1-Poly2 Capacitor ID>8 F) p6 U9 k! ^, h( ]
*   <ad Comment>
8 [" ?8 Y3 T; A5 N
8 Q+ E2 q: p) n4 O4 w- ^* NODE NAME ALIASES
# r9 t1 {1 r& t) d! a, e1 Y*       1 = A (4.5,-6)
9 ~& K1 s8 S3 S, }9 j$ @*       2 = Y (17,-5.5)
/ N; a: w! `8 A4 L5 j/ f1 t*       3 = GND (21,-23.5)5 R5 a$ r% B1 W* L. ~$ I
*       4 = VDD (21,17)
! k: b( t2 T0 q3 @7 {# l
+ U; t5 x1 S0 y9 @; V.include 'ml2_125.md'! @. D# M5 e2 b# i& b# y
M1 Y A VDD VDD PMOS L=2u W=9u / i; j: B5 f# Y! R6 ?
* M1 DRAIN GATE SOURCE BULK (14 1 16 10) 7 ]; }7 S* L* V4 z
M2 Y A GND GND NMOS L=2u W=5u ( @: s! }1 ]/ o& p% C
* M2 DRAIN GATE SOURCE BULK (14 -14 16 -9)
4 q' s$ m" R" e) l" T5 `6 P1 a- F" m$ j' |# ?
* Total Nodes: 40 o0 f' b% h# v- X
* Total Elements: 2% l, ]' `6 U, P, q
* Total Number of Shorted Elements not written to the SPICE file: 0, G& Z1 K* ~5 l, P) q. I
* Extract Elapsed Time: 0 seconds, [% Y9 \; q2 b. P
.END  E& y4 `* S& A. N' H9 F
----------------------------------------------) s, v$ A/ @3 e5 X2 X
我也只加入.include 'ml2_125.md'  這行命令而已
8 M: _7 b6 I5 R& w& Z, B' L( H4 _8 F9 r* e6 ]) e, f1 P: P  a7 q; a
4 m  ?9 x1 |  S1 z1 V9 |) @
麻煩大大有空時 看一下唷   ,在此先謝謝您^^' ?: X* ?# [; E. X# C1 E, b
7 r4 j2 T$ N& n3 g' G
[ 本帖最後由 君婷 於 2007-9-29 10:36 PM 編輯 ]
26#
發表於 2007-9-30 08:06:57 | 只看該作者
schematic change for . |# D9 o, l0 ?: C' x: g) w% L
* Main circuit: INV* }% h2 |/ Q/ [  X) X8 s; l
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
+ `' \3 d9 W$ D' A( R! w7 ]M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
9 D* @  q# e, J  `* End of main circuit: INV" `$ P+ O+ g% d- \5 w$ ]

3 N  g. N1 z9 }' Z/ olayout command .include 'ml2_125.md' delete
27#
發表於 2007-9-30 23:31:52 | 只看該作者
您好 7 M) B) u$ E% G$ {
您是指schematic轉出的netlist 檔中  ,其中加入的.include 'ml2_125.md' delete 還要再加delete 指令,而我試過沒有空格開來 都仍一樣錯誤訊息無法跑。
0 \0 W, U' H8 j: W  n% k3 x我現在不知是不是自已跑LVS有設定上的錯誤,我操作方法如下:
) f3 H9 g8 A4 \8 \  i4 }$ O' Q" ]$ c8 |. k) i; w4 Z1 `. m
開啟新檔、LVS setup,在input畫面中的layout netlist選項  選擇inv.spc
4 n. O3 h! {3 x4 ~& {                                                               schematic netlist選項  選擇INV.sp
. r/ b- @' R1 Q3 w# c" W  i                                           在output畫面中output file選項打勾並輸入要轉出檔案的存放路
& ]) k# c6 ^" T4 _                                                                                                                          徑與檔名     .out
0 R! n$ X/ T  T6 s
0 q  v6 g4 U8 X; u5 I( g                                            overwrite  existing  output   files 也打勾/ Y" P% S+ f- `$ F
最後直接執行F5 來RUN  
; S8 J8 B. E' i9 W  }5 Y; f& Z, ~. n' F* n7 M: [, y4 x
不知是不是操作上有誤  ,是的話麻煩糾正   謝謝喔^^
28#
發表於 2007-10-1 22:30:11 | 只看該作者
將電路 netlist只留下5 h- R% {5 z' J' ]
* Main circuit: INV
  g, V% Z$ A  J7 {M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
0 C" e. ~3 \8 ?M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
1 u3 L, g4 p- L# r- W" o. \* End of main circuit: INV& R, ~& ~% D5 w0 V

: ^8 j# F/ R' v  blayout刪除
. L/ N2 `+ ^$ U8 m .include 'ml2_125.md'
29#
發表於 2007-10-2 23:35:46 | 只看該作者
正開始學這個程式
4 Q; d% V0 ?6 c$ E目前還不知道要怎麼用
0 `/ o7 ?  ^* v* W希望這個教材有用
30#
發表於 2007-10-2 23:53:07 | 只看該作者
謝謝m851055的協助^^
* v$ M) o; e6 O0 T. C* @. {小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!9 B6 R; ?" _/ l4 g& r# P
小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永瑞一本,終於學會第2套tools基本的使用,同時L-EDIT 中跑DRC的design rule 說明的很清楚 那邊的材質有什麼佈局上的錯誤,目前就僅差在LVS錯誤訊息不太會看!8 z3 A' ]' _& `8 _# V, w5 c
& I; j) R" G/ t7 P* q
學了2套tools後 ,想對樓上的黑天使說,tanner tools 真的對初學者很容易學習,只要你先了解書中介紹的s-edit及L-EDIT的檔案架構先,接著再照台科大教科書操作  很快就能了解 整過流程!
: }. O1 x! Y; I5 D5 Z( R# m因為tanner tools的教科書 其實寫的很齊全,但反而身為主流之一的cadence tools卻只有唐經洲一本繁體教科書有教實機操作過程,而趙敦華的寫的很簡略!2 P) X: L0 C; D8 K, @0 H1 E; q

4 T( ~. |' @9 s, _' W5 o+ A1 v' P小妹僅希望 會有作者願意像tanner tools的作者一樣  肯寫本更詳盡的繁體書,甚至介紹cadence 的command file如何撰寫,這樣大家不就可以像學tanner 一樣 邊自修邊問人嗎^^& y# q: Q# Z' c+ A' ^+ e- h
唐博士的繁體書已算是初學者內心必讀聖經  貢獻良多,希望還有第2本以上初學者聖經 ><) \" a" P$ Q$ [3 v
大家就不用花錢特地去培訓....
31#
發表於 2007-10-12 09:43:47 | 只看該作者
Hi,
7 n7 ^$ S) B2 {5 H5 x% e( B
9 s7 }3 N  I; v* N" Q6 M% PCIC有出一tanner的pdf檔,檔案名稱為:Full-Custom IC Design Flow for PC (Tanner)
32#
發表於 2007-10-13 23:14:17 | 只看該作者
我是一個LAYOUT的菜鳥......
0 |5 t4 |3 f" q+ W3 X
1 Z$ A- \9 t$ V: J2 v謝謝各位學長們的資料了
4 j" ?' ^, G" i; a: b5 _% h
/ B, @3 h9 V' v" O/ ]5 ~謝謝
33#
發表於 2007-10-15 10:12:09 | 只看該作者
m851055大大5 d8 M/ j3 K5 z! F' q! G
請問一下 不知為何跑T-SPICE 按下RUN鍵後卻出現錯誤訊息:
' ~! G! s9 k2 p8 w9 ]) Qcould not run simulation.
5 r9 l, f+ _: tplease check your  dependencies.
3 \) s3 g; p0 E$ A2 h* v2 X然後出現過一次後下次再按run 之後皆沒跑模擬的訊息,最下方的狀態列中 該檔案的status顯示+ O& K( ~$ V8 b
queued 的狀態。& O) F3 m  W0 t/ ?7 Q
不知是那裡有問題  跑T-SPICE時都直接出現queued 的狀態 ,過程中並沒跑SPICE的訊息. y! s5 }# H: ?3 ~6 h

$ J# J! X+ c5 l1 |' g! t8 c麻煩有空時 能回答一下嗎   謝謝唷^^
34#
發表於 2007-10-15 12:03:47 | 只看該作者
抱歉 已解決了!& `! B; O( A4 `$ L2 k) l7 v2 M$ c9 Z- m
僅是小妹在T-SPICE 環境設定上的錯誤 才發生此問題!  不打擾大大了 謝謝^^
35#
發表於 2007-10-15 23:34:27 | 只看該作者
完全不懂大大說什麼~~來看看網頁在澆些什麼~~感謝大大的分享
36#
發表於 2007-10-16 06:24:25 | 只看該作者
小妹想請教一下 關於T-SPICE   使用 POWER的量測 設定上不是要設電源名稱和量測的起始、終止時間嗎?
7 o$ T7 t% z3 x/ K5 e1 v4 b  N" D但小妹下指令如下:
. ^' ]% U' G! }2 o8 N, n) T+ R& p.power  vdd 0ns  100ns
/ F4 g1 A" m1 ?1 K) J7 O( ~跑完後並沒量測power的訊息,小妹是想請教 電源名稱 那邊是怎設定的?書上只是大略帶過說輸入名稱和時間罷了耶!
6 s* z& \- L: D6 T+ \  |麻煩 大大們 有空的話 請說明一下 謝謝唷^^
37#
發表於 2007-10-16 22:00:20 | 只看該作者

回復 36# 的帖子

.power vdd Gnd 5.0
) v  E* D( |( d% [' b" V
% F, @/ M9 S+ B3 S! \- c  T( Vvdd需和電路中之電源名稱相同# U3 c- B( o' V' w1 i0 j$ n# Q
4 L. N5 S3 W5 |1 i
電源一般就如上列所是就可以了0 r* Y/ ~5 g6 g: h
1 F& s! O+ \3 p+ ?
[ 本帖最後由 m851055 於 2007-10-16 10:22 PM 編輯 ]
38#
發表於 2007-10-23 20:35:04 | 只看該作者
不好意思喔^^! b# y' f# j4 D* Y7 {8 y6 n
不知可否 請問一下  tanner tools 使用L-EDIT 採用UMC 0.5um製程的範例檔案是什麼檔名?因為學校要等到明年才會開課教L-EDIT 而小妹之前從台科大的教科書中 開啟新的L-EDIT檔案並作基本設定  所套入的範例檔案之設定 乃是2um製程的,因為我看裡面設計規則poly最小寬度為2um。 小妹想請問一下試用版的 裡面有UMC 0.5UM製程的範例檔案   讓你能載入它的製程來進行0.5UM 佈局嗎?
- p2 u4 h8 ]; [6 D, z4 j$ N# e如果各位先進們或是學校正好使用UMC 0.5UM製程的學生們 可以的話麻煩 告知一下好嗎 謝謝唷^^   (老師跟本不說 都說等到下學期開課時就會教你,明年就畢業了 實際上課才3個月)
39#
發表於 2007-10-23 21:41:38 | 只看該作者
我前一陣子也在找這類的書…
  J& `, s3 C1 t5 u) u圖書館應該會有吧~~可以去找找看!
40#
發表於 2007-11-29 11:41:16 | 只看該作者
原帖由 君婷 於 2007-10-2 11:53 PM 發表
! j4 O& \: B5 C' y: B+ g( R2 V& }謝謝m851055的協助^^
& g3 {4 }' M: z4 X! @小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!
' H9 _/ @2 _  ~! N% B- O小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永 ...

2 |# r' c9 _  W: o6 Q% O
# D, F) {7 Q9 _: ?7 q. O. @4 I應該是Cadence 以及Laker等大軟體  v; Y& `% Y1 w" ^
一般人無法取得個人的license吧XDDD' O( s% Y. O# {" [9 x
也就少人寫了
4 A( v9 t0 e# g  m4 v% O8 ]" l而學校自己都會有人在training,所以囉~5 U/ a; c* ]/ D7 U/ s2 p
書的能見度就相對的減少~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-4-28 11:23 AM , Processed in 0.130007 second(s), 15 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表