Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 2221|回復: 1
打印 上一主題 下一主題

Mentor Graphics 2007 EDA技術論壇即將熱烈登場

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-8-1 12:20:25 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
2007年9年6日(周四) 早上9:00  新竹國賓大飯店10樓+11樓宴會廳  新竹市中華路二段188號
4 u& d( x, y$ T7 J, P8 p7 d6 s/ t& M+ N+ ~
  全球領先的EDA電子自動化廠商—Mentor Graphics 明導國際,將於9月6日(星期四)假新竹國賓大飯店舉辦一場盛大的EDA技術論壇,內容包括六大主題:DFM、DFT、AMS、Functional Verification、ESL、PCB,滿足您不同領域的需求,EDA技術論壇為您提供最先進的資訊、最完整的解決方案,以及與電子設計業界專家面對面互動交流的機會,您千萬不可錯過這場千載難逢的盛會!   ?: {- h) V7 i8 V
# a" N% T& b6 X" g
  Mentor Graphics總裁暨執行長Walden Rhines將親自出席為大家介紹電子系統設計領域最新最受矚目的技術,這些技術從設計方法論出發,成功地增加產能、降低消散功耗,當然更縮短了產品開發的週期。精彩的報告值得大家同來分享電子設計的全新思考方向。3 _4 N& T" L( y
) y* K8 k; W7 G( N: n
  此外,智原科技副總裁,在IC產業裡擁有超過15年豐富經驗的謝承儒先生(Mr. Cheng-Ju Hsieh)也應邀出席,並以其自身的實務經驗,分析先進製程及SoC帶來愈加複雜的設計挑戰,以及如何運用EDA工具或設計服務公司來克服種種難題。: Z& Z& e2 l# L1 l2 N% e5 o
7 B0 F4 ]+ f# X8 c6 _5 _
  EDA技術論壇包含16場技術講座和實機演練,範圍涵蓋電子系統層級設計的各種實際問題、功能驗證、類比及混合訊號設計與驗證、可測試性設計 (DFT) 、自動化製造系統(AMS)、和系統設計等等。此外,多家夥伴廠商現場展示最新的設計技術和工具。 5 H( X+ T% e: q+ _
% V( o0 ?+ L+ G& y, M) L
  本活動完全免費,參加即贈送精美好禮,還有機會抽中大獎哦!現場座位有限,歡迎業界菁英共襄盛舉。活動相關細節,請參考: 活動網址: www.edatechforum.com.tw# a; }2 `) z8 B' _( m- h$ x
1 @; w) l2 p/ L6 X, V) u
        EDA技術論壇的主要贊助廠商包括Altera、Lattice Semiconductor、Mentor Graphics、The Mathworks、Common Platform、Sun Microsystems以及ARM等業界領導廠商。
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
 樓主| 發表於 2007-9-7 17:27:35 | 只看該作者

明導國際舉辦EDA科技論壇 工程人員參與熱烈

明導國際(Mentor Graphics)於新竹國賓飯店舉辦2007 EDA科技論壇(EDA Tech Forum),共吸引了四百多位從事半導體設計相關人士參與,針對設計驗證、DFM、DFT、AMS、ESL開發、FPGA設計、如何提升良率及加速設計流程等,各項晶片設計環節進行研討,以協助晶片設計人員克服瓶頸,提升專業職能,以因應當前變化快速的晶片設計產業。
- x& W6 H9 \) A* V! {. A' M0 o7 E
$ Y0 V0 N# J9 V* T此次的EDA科技論壇共分「晶片設計專題」與「PCB設計專題」兩大主軸進行,參與論壇的人士可針對自身的工作需求,選擇適當的場次參加。明導國際表示,EDA科技論壇的舉辦目的就是希望透過此活動,讓工程人員直接與廠商進行互動,針對實際遭遇的問題來解決;而廠商也可以透過與工程人員的互動,了解他們的需求,讓產品更貼近使用者。明導國際並表示,除了各個專業課程的舉辦外,現場也有廠商的展示與實際說明,若參與的人士對課程內容有任何的疑問,可直接至展示攤位上進行更進一步的了解。2 [% `1 n5 l% D: l# b9 i% T

8 h; e# s2 ~3 U6 N$ b而對於目前的晶片設計趨勢與工程人員所面臨的挑戰,明導國際執行長Walden C. Rhines在開幕的演講上表示,當晶片設計製程進入奈米等級後,工程人員習慣的設計的流程就會被許多因素給打破,這些因素包含新舊計術的轉變、上市時間的壓力、生產考量、以及低耗電需求等,這些因素都會造成工程師必須改變、或調整設計程序,也造成時間與成本的壓力。
0 G5 u/ b, X* }  G4 \' Y- ]
" a: o# j  ^; U) aWalden C. Rhines也指出,「Place & Route」是最容易破壞設計流程的因素,平均每兩個技術世代就會出現一次。但他也表示,有危機就有轉機,設計人員要具備破壞(Break)與修復(Fix)的能力,讓晶片設計流程具備彈性。
# B7 `' n4 U1 i( N# p2 P! d" m9 L( M2 c6 ]' R" Y
另外,智原科技(Faraday)SoC發展暨服務處長謝承儒則表示,在SoC的設計需求日廣的情形下,晶片設計人員要具備「Design for X」的能力,包含DFT、DFM、DFY、DFF等,因此大大提升了工作的難度。他則建議,工程人員可以妥善運用EDA工具並與設計服務公司合作,以加速產品上市與減低成本。
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-19 11:03 AM , Processed in 0.110514 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表