Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 3578|回復: 1
打印 上一主題 下一主題

[問題求助] 請問要使用何種EDA Tool (Verilog新手)

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-7-26 01:07:37 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
用Verilog描述出的DSP processor,有tool可以把code轉換成Datapath或元件結構圖嗎?& X$ A3 E8 l1 E" n
) |7 A. Y5 a( G" f& P0 h- |
很抱歉!剛自學Verilog,所以對tool和功能不是很了解。" n) s& ]4 r9 ~+ e& Q+ T& }
9 z- Z/ a* I) R, j) ~9 P1 w( v) n
ModelSim or A-HDL可以做到嗎?
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2007-7-28 23:07:29 | 只看該作者
是有呀~你可以use DC之後在用debussy開就可以看到了。你可以在試試看) R2 ?  p" V* h
modelsim可以,可是你要看你的code 是寫的如何。假如你是用logic寫出來的話,就可以看到。
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-19 04:10 AM , Processed in 0.101013 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表