請問各位RD高手

tom218

如何設計一個8位元計數器和8位元比較器??
0 ~, a3 X2 ?  n& `  }, ^1 v! P) ^因為真的摸不著頭緒

s2318020

計時器使用的是以你的外加或是內涵震盪器來使用,而每次的加量的時間 T*counter(T=1/f, counter=clock),而計數器使使用IO來抓上元或下源觸發來當作加減量

russell

你用哪一家的CPLD?
我直接給你sample code比較快啦!
5 q4 y' _. h2 f* s) P2 X0 F我是用Lattice,
russellhsu@pmaster.com.tw

jason_lin

問題不夠清楚哦?????要VHDL還是Verilog??? 8bit的count有很多種,要up count還是down count?????要有加reset還是....????
我給你幾個參考.

/ G8 Q  ?* x# p: c" SVHDL count

process (clock, reset)
begin
   if  reset='1' then
$ B% x1 i- m, B7 z! c      count <= (others => '0');
  ]6 n+ U$ P: H& u! a, t   elsif clock='1' and clock'event then
      if clock_enable='1' then
6 B5 }$ U. }+ S" C9 o2 X" _0 e         count <= count + 1;
      end if;
7 ~$ E+ `: F: C5 R   end if;
' e  i2 ^2 ^0 |end process;

Verilog count
) x$ ?# ~/ t; i: h$ w
reg [7:0] count;
* t( ]- `, v( c) k0 E, U   
3 I$ \2 j0 P3 j   always @(posedge clk)
) ~" V: f- e! c8 D" o6 F, T: o      if (clock_enable)
         count <= count + 1;

VHDL比較器
process(clock)
& ?- i# l5 y. Fbegin
   if (clock'event and clock ='1') then   
% W! f: r- [( t0 R/ Y% ~$ P      if ( input1 > input2 ) then
4 S7 k9 `8 |/ g) p* I9 p0 i         output <= '1';
      else
! M9 I+ Z! N! t& J7 u/ K% t, |         output <= '0';
      end if;
$ ~* B# x" ^; c! Y. _   end if;
end process;
& W- j1 h) {% q! O  q6 Y3 F
0 j& h) a3 O7 Q4 Y7 g% Y; Nprocess(clock)
begin
" L. Z- |0 p) X% S9 s- g1 i% A   if (clock'event and clock ='1') then   
8 J: ?0 y% z3 m& U      if ( input1 < input2 ) then
         output <= '1';
      else
+ g' {5 D4 ~3 r! `         output <= '0';
7 m1 P, `: ^; K3 ]+ p& R      end if;
7 S0 o* j! K8 y0 Q   end if;
% ^4 x$ `- a2 V7 i) Fend process;

* ^: W6 {. A1 i7 u7 R0 n) d, QVerilog比較器
, ]# e1 l. h. Xreg output;
: F4 J7 g7 @! e& R( z; m; N" ~
; |' u% Q' z. H  }( m6 Q$ n) q   always @(posedge clock)
0 D1 j8 q% I; z/ |5 X. e      if (input1 > input2)
9 i* ?# q6 {3 [& M         output <= 1'b1;
2 `- G* |- v4 ?$ [' c6 b& F. u      else
- E9 s# E# N( e0 e1 ?         output <= 1'b0;

reg output;
8 P* b  |) ]+ _1 S3 d4 g: S& [& o
   always @(posedge clock)
      if (input1 < input2)
! O1 x* D  S: N' ]& q         output <= 1'b1;
      else
         output <= 1'b0;
' Z% q8 X, j/ |% }# Q. l
希望有幫助^_^